盧超 梁爍 嚴(yán)帥 張會新

關(guān)鍵詞： FT601; USB 3.0接口; 圖像傳輸; 傳輸速率; TVP5150; 乒乓緩存

中圖分類號： TN911.73?34; TP274+.2 ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識碼： A ? ? ? ? ? ? ? ?文章編號： 1004?373X（2019）14?0014?04

Design of high?speed real?time image transmission system based on FT601

LU Chao1， LIANG Shuo1， YAN Shuai2， ZHANG Huixin1

（1. National Key Laboratory For Electronic Measurement Technology， North University of China， Taiyuan 030051， China;

2. Beijing Institute of Aerospace Systems Engineering， Beijing 100076， China）

Abstract： Aiming at the rapid increase of the collected and transmitted data amount caused by the constant improvement of image resolution， a real?time transmission system of analog video images is designed in virtue of the high?speed transmission performance of the USB 3.0 chip FT601. The TVP5150 is used as the decoding chip of analog videos. The image data after ping?pong buffer by two pieces of SDRAM is uploaded to the upper computer via the USB 3.0 interface. The test results show that the image transmission rate can reach 225 MB/s， which greatly improves the transmission rate and real?time performance of the image transmission system.

Keywords： FT601; USB 3.0 interface; image transmission; transmission rate; TVP5150; ping?pong buffer

隨著圖像采集技術(shù)的迅猛發(fā)展，圖像的分辨率不斷提高，使得需要采集傳輸?shù)臄?shù)據(jù)量急劇增加，給數(shù)據(jù)傳輸系統(tǒng)的設(shè)計帶來了很大壓力[1]。以一幅分辨率為320×240的真彩色圖像（24 b/s）為例，其比特數(shù)為1.84 Mbit，占約0.2 MB的存儲空間，若以100 f/s的速度傳輸，其傳輸速率[2]需達(dá)到184 Mb/s。傳統(tǒng)的USB 2.0接口傳輸速率最大為60 MB/s，已經(jīng)無法勝任設(shè)計要求。本設(shè)計提出采用FT601高速USB芯片實現(xiàn)實時圖像的高速傳輸，結(jié)合兩片SRAM對圖像數(shù)據(jù)的緩存，大大提高了傳輸圖像數(shù)據(jù)的可靠性和實時性，能夠滿足現(xiàn)有大部分高清圖像數(shù)據(jù)的傳輸需要。

1 ?系統(tǒng)總體設(shè)計

為了實現(xiàn)圖像數(shù)據(jù)的高速實時傳輸，本系統(tǒng)分為圖像接收模塊、數(shù)據(jù)緩存模塊、系統(tǒng)控制模塊以及高速傳輸模塊，總體設(shè)計方案如圖1所示。模擬攝像頭通過BNC接口將視頻信息輸入到系統(tǒng)中，解碼芯片TVP5150將前端攝像頭采集到的模擬視頻解碼為YCbCr 4∶2∶2類型的數(shù)字視頻格式;數(shù)據(jù)緩存模塊通過控制兩片SRAM的寫入和讀出實現(xiàn)圖像數(shù)據(jù)的乒乓緩存，防止數(shù)據(jù)丟失、覆蓋等問題[3];基于FPGA的系統(tǒng)控制模塊在硬件電路不做更改的情況下，更改硬件描述語言，控制圖像接收速率以及各模塊的邏輯控制[4];高速傳輸模塊與地面設(shè)備通信，轉(zhuǎn)發(fā)命令，同時通過配置USB 3.0芯片F(xiàn)T601將緩存后的數(shù)據(jù)快速地傳輸?shù)缴衔粰C，實現(xiàn)圖像數(shù)據(jù)的實時傳輸。

2 ?硬件設(shè)計

2.1 ?模擬視頻采集電路設(shè)計

由于FPGA不能對采集到的模擬視頻信息進(jìn)行直接處理，本系統(tǒng)采用高集成度、低功耗的TVP5150作為模擬視頻的解碼芯片。它可以將采集到的模擬數(shù)據(jù)進(jìn)行解碼，并完成圖像數(shù)據(jù)與行同步、場同步、像素時鐘等信號分離，同時完成解碼處理。TVP5150通過I2C總線配置攝像頭的采集方式，將前端攝像頭采集到的模擬視頻解碼為YCbCr 4∶2∶2類型的數(shù)字視頻格式，滿足ITU?RBT.656協(xié)議。

TVP5150通過AIP1A，B引腳輸入模擬視頻信號，VBLK與AVID控制圖像剪裁，HSYNC輸出行同步信號，VSYNC輸出場同步信號，F(xiàn)ID為奇偶場標(biāo)識，YOUT[0..7]輸出并行圖像數(shù)據(jù)。模擬視頻采集電路原理圖如圖2所示。

2.2 ?緩存電路設(shè)計

本系統(tǒng)選用兩片SRAM CY7C105DV33來滿足原始圖像數(shù)據(jù)緩存的需要，每片SRAM的容量為8 Mbit。除電源與地管腳外，SRAM的其余管腳均與FPGA相連，電路連接圖見圖3。布線過程中，數(shù)據(jù)線與信號線盡量保持與FPGA等距離連接，以減少數(shù)據(jù)的PCB延時誤差，同時利用軟件的等長布線功能，保證信號完整性。

2.3 ?USB 3.0接口設(shè)計

USB 3.0模塊采用FTDI公司的FT601芯片，支持USB 3.0超高速數(shù)據(jù)傳輸，傳輸速度高達(dá)5 Gb/s，同時兼容USB 2.0。FT601的內(nèi)部結(jié)構(gòu)圖如圖4所示[5]。FIFO控制器用于管理FIFO存儲器里所有的管道數(shù)據(jù)或緩沖器，數(shù)據(jù)通過FIFO協(xié)議層來實現(xiàn)發(fā)送和接收，通過判斷讀FIFO“空”標(biāo)志位、寫FIFO“滿”標(biāo)志位的有效與否，來實現(xiàn)FPGA的數(shù)據(jù)讀取、數(shù)據(jù)寫入;USB 3.0協(xié)議控制器負(fù)責(zé)管理從USB控制端點流入的數(shù)據(jù)，處理由USB主機控制器生成的USB協(xié)議請求，并依照USB 3.0規(guī)范控制FIFO功能參數(shù)命令。

因需要通過USB 3.0傳輸大量高速數(shù)據(jù)，因此，將FT601設(shè)置為“245同步FIFO”模式，兩個GPIO都拉低到GND[6]。TXE_N表示發(fā)送FIFO有空間可寫，低電平表示可以寫入數(shù)據(jù);RXF_N表示接收FIFO有數(shù)據(jù)，低電平表示可從接收緩存區(qū)讀取數(shù)據(jù);OE_N為輸出使能，表示輸出有效;WR_N寫使能拉低進(jìn)入寫循環(huán);使用32位并行傳輸數(shù)據(jù)。FT601硬件電路連接如圖5所示。

3 ?軟件邏輯及關(guān)鍵技術(shù)研究

3.1 ?模擬視頻采集接口邏輯設(shè)計

模擬攝像頭擬輸入到系統(tǒng)的數(shù)據(jù)格式為PAL制式ITU?RBT.601標(biāo)準(zhǔn)格式。TVP5150接收圖像數(shù)據(jù)時，通過FPGA對I2C總線進(jìn)行配置，將設(shè)定的寄存器的地址參數(shù)傳遞給TVP5150內(nèi)部寄存器。寄存器配置的操作流程如圖6所示。

當(dāng)對內(nèi)部寄存器的地址為00H～8FH進(jìn)行配置時，第3次從機應(yīng)答與發(fā)送停止信號之間需要另外增加一個延時，用于等待數(shù)據(jù)完全寫入寄存器。本系統(tǒng)選擇PAL?N，ITU?RBT.601標(biāo)準(zhǔn)，行同步速率為15.625 kHz，SCLK為27 MHz，帶有外同步信號輸出的8?bit 4∶2∶2格式。

3.2 ?數(shù)據(jù)緩存模塊邏輯設(shè)計

本系統(tǒng)通過對2片CY7C1051DV33型號SRAM的交替讀/寫實現(xiàn)圖像緩存[7]。寫循環(huán)模式下，采用WE（Write Enable）控制模式，將WE和CE置為低電平，當(dāng)BLE（Byte Low Enable）為低電平時，I/O0～I(xiàn)/O7的數(shù)據(jù)寫入A0～A18地址引腳指定的位置。讀循環(huán)模式下，采用OE控制，將WE置為高電平，拉低CE與OE信號線，此時數(shù)據(jù)被讀出。

系統(tǒng)上電初始化后，數(shù)據(jù)緩存模塊片選信號默認(rèn)選中SRAM1，當(dāng)檢測到有數(shù)據(jù)輸入時，SRAM1寫請求信號使能，同時開始記數(shù)。數(shù)據(jù)從SRAM1的地址0依次寫入，地址計數(shù)器檢測到設(shè)定容量時，則給出SRAM1滿標(biāo)志不再寫入，同時片選信號指示當(dāng)前SRAM2為寫模式，SRAM1為讀模式，使能SRAM1的讀信號及SRAM2的寫信號。將SRAM1的寫地址計數(shù)器清零，同時等待高速傳輸模塊讀取圖像數(shù)據(jù)。SRAM的寫入與讀取采用異步方式進(jìn)行，但由于寫入一幀數(shù)據(jù)所需時間大于讀出一幀數(shù)據(jù)所用時間，且USB 3.0數(shù)據(jù)傳輸速度很快，經(jīng)過理論計算及實際測試，驗證了數(shù)據(jù)既不會溢出也不會被覆蓋，可實現(xiàn)對數(shù)據(jù)的實時壓縮及傳輸。SRAM的邏輯控制流程圖如圖7所示。

3.3 ?USB 3.0模塊邏輯設(shè)計

USB 3.0模塊的高速數(shù)據(jù)傳輸功能主要由FTDI公司的FT601芯片實現(xiàn)，由于測試設(shè)備需要通過USB 3.0接口傳輸大量數(shù)據(jù)，因此將FT601設(shè)置為“245同步FIFO”模式。在“245同步FIFO”模式下，F(xiàn)T601通過FIFO總線與FPGA之間完成數(shù)據(jù)傳輸。

USB 3.0模塊的FPGA程序分為讀操作和寫操作兩個部分[8]，F(xiàn)T601工作在“245同步FIFO”模式下，片上集成的16 KB數(shù)據(jù)緩沖區(qū)被分成4個4 KB的數(shù)據(jù)緩沖區(qū)，數(shù)據(jù)上下行都采用兩個乒乓存儲的4 KB數(shù)據(jù)緩沖區(qū)完成數(shù)據(jù)緩沖。當(dāng)FT601的數(shù)據(jù)接收緩沖區(qū)中有數(shù)據(jù)時，F(xiàn)T601拉低接收使能信號RXF_N，執(zhí)行讀操作;當(dāng)檢測到TXE_N由1電平變?yōu)?電平時，表明FIFO中有空間寫入數(shù)據(jù)，執(zhí)行寫操作。FT601操作流程圖如圖8所示。

4 ?實驗驗證

搭建實驗平臺對高速實時圖像傳感系統(tǒng)進(jìn)行測試，通過上位機軟件接收圖像傳輸系統(tǒng)上傳的數(shù)據(jù)，實驗結(jié)果如圖9所示。圖中，讀取了3 GB的數(shù)據(jù)，實測接收速度達(dá)到225 MB/s，耗時14 s，滿足設(shè)計要求。

5 ?結(jié) ?語

本文介紹一種基于FT601的高速實時圖像傳輸系統(tǒng)整體設(shè)計方案，通過TVP5150采集視頻信號，以FPGA為控制核心，實現(xiàn)了高速圖像數(shù)據(jù)的實時傳輸。同時，控制兩片SRAM交替讀/寫，實現(xiàn)數(shù)據(jù)的乒乓緩存，保證了圖像數(shù)據(jù)的連續(xù)性、無縫性，具有廣泛的應(yīng)用價值。

參考文獻(xiàn)

[1] 陳武奇.基于USB 3.0高分辨率視頻圖像高速處理系統(tǒng)設(shè)計[D].寧波：寧波大學(xué)，2014.

CHEN Wuqi. Design of high?resolution video image high?speed processing system based on USB 3.0 [D]. Ningbo： Ningbo University， 2014.

[2] 岳孝忠，裴東興，王健.基于USB 3.0接口高速數(shù)據(jù)采集系統(tǒng)的設(shè)計[J].電子器件，2015，38（1）：140?143.

YUE Xiaozhong， PEI Dongxing， WANG Jian. The design of high?speed data acquisition system based on the USB 3.0 interface [J]. Chinese journal of electron devices， 2015， 38（1）： 140?143.

[3] 洪應(yīng)平.高速圖像數(shù)據(jù)固態(tài)存儲器的研制[D].太原：中北大學(xué)，2011.

HONG Yingping. The development of high?speed image data solid state memory [D]. Taiyuan： North University of China， 2011.

[4] 孟令軍，周之麗，文波，等.基于USB 3.0的LVDS高速圖像記錄系統(tǒng)的設(shè)計[J].電子器件，2015，38（4）：812?816.

MENG Lingjun， ZHOU Zhili， WEN Bo， et al. Design of LVDS image data cache system based on USB 3.0 [J]. Chinese journal of electron devices， 2015， 38（4）： 812?816.

[5] 陳濤，趙金宇，賈建祿.基于FT600的USB 3.0接口設(shè)計[J].液晶與顯示，2018，33（1）：61?66.

CHEN Tao， ZHAO Jinyu， JIA Jianlu. Design of USB 3.0 interface based on FT600 [J]. Chinese journal of liquid crystals & displays， 2018， 33（1）： 61?66.

[6] 廖振星.超聲相控陣數(shù)字控制系統(tǒng)的設(shè)計[D].南京：東南大學(xué)，2017.

LIAO Zhenxing. Design of ultrasonic phased array digital control system [D]. Nanjing： Southeast University， 2017.

[7] 索艷春.面向多通道同步數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計與實現(xiàn)[D].太原：中北大學(xué)，2017.

SUO Yanchun. Design and implementation of multi?channel synchronous data acquisition and storage system [D]. Taiyuan： North University of China， 2017.

[8] 溫建飛.基于FPGA和USB 3.0的超高速數(shù)據(jù)采集系統(tǒng)設(shè)計[D].太原：中北大學(xué)，2016.

WEN Jianfei. The design of super?speed data acquisition system based on FPGA and USB 3.0 [D]. Taiyuan： North University of China， 2016.

[9] 孟祥興，宋宇飛，顧橋磊.基于OpenCV和嵌入式的工業(yè)圖像檢測系統(tǒng)[J].物聯(lián)網(wǎng)技術(shù)，2018，8（10）：106?107.

MENG Xiangxing， SONG Yufei， GU Qiaolei. ?Industrial image detecting system based on opencv and embedded [J]. Internet of Things technologies， 2018， 8（10）： 106?107.

[10] 陳文娟，劉樹鈺，遲克浩，等.基于可見光通信的數(shù)字圖像傳輸裝置研制[J].光通信技術(shù)，2018（11）：13?17.

CHEN Wenjuan， LIU Shuyu， CHI Kehao， et al. Development of digital image transmission device based on visible light communication ?[J].Optical communication technology，2018（11）： 13?17.