吳華　安豐彩

【摘 要】數(shù)字電子系統(tǒng)設(shè)計(jì)由傳統(tǒng)的用通用邏輯器件搭成電路板的設(shè)計(jì)演變?yōu)榻柚鶨DA軟件對芯片進(jìn)行設(shè)計(jì)，因此《數(shù)字電子技術(shù)與數(shù)字邏輯》課程教學(xué)內(nèi)容和教學(xué)方法改革勢在必行。本文對該課程教學(xué)內(nèi)容進(jìn)行調(diào)整，并采用項(xiàng)目化教學(xué)，使學(xué)生獲得一定的成就感，并積累工程經(jīng)驗(yàn)。

【關(guān)鍵詞】數(shù)字電子技術(shù);EDA;項(xiàng)目化教學(xué)

中圖分類號： TN702-4;G712 文獻(xiàn)標(biāo)識碼： A 文章編號： 2095-2457（2019）01-0130-002

0 引言

《數(shù)字電子技術(shù)與數(shù)字邏輯》是電子信息類專業(yè)的專業(yè)基礎(chǔ)課，隨著電子器件的飛速發(fā)展，數(shù)字電路的設(shè)計(jì)方法在不斷變化，從傳統(tǒng)的單純硬件設(shè)計(jì)演變?yōu)榻柚?jì)算機(jī)軟、硬件的EDA（電子設(shè)計(jì)自動化）設(shè)計(jì)。因此該課程的教學(xué)方法和教學(xué)內(nèi)容應(yīng)相應(yīng)地調(diào)整。

1 教學(xué)內(nèi)容和教學(xué)方法改革

1.1 教學(xué)內(nèi)容調(diào)整

早期的數(shù)字系統(tǒng)設(shè)計(jì)采用試探法[1]對系統(tǒng)進(jìn)行設(shè)計(jì)，即用真值表、卡諾圖、邏輯方程、狀態(tài)表和狀態(tài)圖來描述系統(tǒng)的邏輯功能，以電路圖來表達(dá)設(shè)計(jì)思想，由通用邏輯器件搭成電路板，通過對電路板的設(shè)計(jì)來實(shí)現(xiàn)系統(tǒng)功能。而目前主流的數(shù)字系統(tǒng)設(shè)計(jì)是一種基于芯片的設(shè)計(jì)方法，以硬件描述語言來表達(dá)設(shè)計(jì)思想，利用EDA工具，采用可編程器件，通過對芯片的設(shè)計(jì)實(shí)現(xiàn)功能。因此應(yīng)對《數(shù)字電子技術(shù)與數(shù)字邏輯》課的教學(xué)內(nèi)容進(jìn)行調(diào)整。調(diào)整后的教學(xué)內(nèi)容中應(yīng)壓縮小規(guī)模集成電路的內(nèi)容，簡單講解其設(shè)計(jì)方法。學(xué)生能讀懂器件資料，可完成相關(guān)設(shè)計(jì)實(shí)驗(yàn)。增加用硬件描述語言設(shè)計(jì)數(shù)字系統(tǒng)的內(nèi)容，使其占整個理論教學(xué)學(xué)時(shí)的一半以上。將數(shù)字電路基礎(chǔ)理論、設(shè)計(jì)方法與硬件描述語言VHDL相結(jié)合，用HDL設(shè)計(jì)門電路、觸發(fā)器、組合電路、時(shí)序電路等。即讓學(xué)生通過學(xué)習(xí)VHDL（超高速硬件描述語言）[2]編程，只要確定好系統(tǒng)的輸入和輸出信號，用程序描述其邏輯功能，再編寫管腳約束文件，借助EDA軟件就可完成數(shù)字電子系統(tǒng)設(shè)計(jì)。

1.2 項(xiàng)目化教學(xué)、提高學(xué)習(xí)興趣

首先培養(yǎng)學(xué)習(xí)興趣。采用案例引入的主題式教學(xué)能極大的引起學(xué)生的學(xué)習(xí)興趣，較快的讓學(xué)生掌握數(shù)字電路設(shè)計(jì)的思想和方法，教師要精心設(shè)計(jì)第一節(jié)課的教學(xué)內(nèi)容，闡明數(shù)字電路課程的意義，說明數(shù)字電路課程在信息學(xué)科領(lǐng)域的地位、所涉及的知識技術(shù)領(lǐng)域發(fā)展現(xiàn)狀，學(xué)習(xí)課程的目的及如何學(xué)好有關(guān)知識和方法，以達(dá)到激發(fā)學(xué)生學(xué)習(xí)熱情的目的。

在講解組合邏輯電路時(shí)，可讓學(xué)生通過用VHDL編程完成“四選一數(shù)據(jù)選擇器”、“數(shù)值比較器”，掌握利用硬件描述語言完成電子電路設(shè)計(jì)的建模、仿真、驗(yàn)證和綜合等過程。在講解時(shí)序邏輯電路時(shí)，可通過完成“十進(jìn)制計(jì)數(shù)器”、“六十進(jìn)制計(jì)數(shù)器”，掌握時(shí)序邏輯電路的設(shè)計(jì)方法，并通過EDA軟件進(jìn)行波形仿真。在學(xué)完時(shí)序邏輯電路后，可以讓學(xué)生分組完成“電子秒表”設(shè)計(jì)，從而讓學(xué)生深刻體會自頂向下的設(shè)計(jì)方法，即設(shè)計(jì)人員根據(jù)用戶需求從整個系統(tǒng)的邏輯功能出發(fā)，導(dǎo)出實(shí)現(xiàn)系統(tǒng)功能的算法。按照算法進(jìn)行功能級描述，將整個系統(tǒng)分成若干個功能模塊，各功能模塊還可以繼續(xù)向下分成若干個子模塊，并繪制系統(tǒng)的結(jié)構(gòu)圖，最后進(jìn)行邏輯設(shè)計(jì)，對各功能模塊進(jìn)行行為描述和仿真驗(yàn)證，完成門級描述。

目前，高校大多購買現(xiàn)成的FPGA實(shí)驗(yàn)箱，僅能培養(yǎng)學(xué)生硬件描述語言的使用能力，無法從根本上了解整個數(shù)字系統(tǒng)的設(shè)計(jì)原理。為此，可僅向?qū)W生提供帶有主芯片F(xiàn)PGA的電路板，要求學(xué)生根據(jù)設(shè)計(jì)題目自行設(shè)計(jì)相應(yīng)的擴(kuò)展電路，最終完成數(shù)字系統(tǒng)的設(shè)計(jì)，使學(xué)生得到質(zhì)的提高。本人在教學(xué)中采用美國Xilinx公司的ISE集成開發(fā)軟件，以Xilinx Basys2 FPGA開發(fā)板為載體，讓學(xué)生用VHDL語言編程實(shí)現(xiàn)“電子秒表設(shè)計(jì)”。具體實(shí)施過程是：先對學(xué)生分組，4-6人一組，每組確定一名組長，負(fù)責(zé)整體協(xié)調(diào)和分工。根據(jù)用戶對電子秒表的需求進(jìn)行分析，確定系統(tǒng)的整體功能，并劃分成若干個功能模塊，畫出系統(tǒng)的結(jié)構(gòu)圖。組長確定每人負(fù)責(zé)哪個模塊，完成后交給組長，組長編寫頂層文件將底層模塊連接，還要進(jìn)行管腳約束。經(jīng)過綜合、仿真、實(shí)現(xiàn)、生成二進(jìn)制文件，下載到FPGA開發(fā)板上驗(yàn)證。如果有問題，再返回到ISE中修改。最后以小組形式匯報(bào)，教師根據(jù)各組表現(xiàn)打分。

培養(yǎng)學(xué)生解決實(shí)際工程的能力。鼓勵和督導(dǎo)學(xué)生成立興趣小組，參加電子設(shè)計(jì)大賽、挑戰(zhàn)杯大賽等，以及提供深入工程實(shí)踐一線參觀學(xué)習(xí)的機(jī)會。加強(qiáng)校企合作，加強(qiáng)校外實(shí)習(xí)、實(shí)訓(xùn)基地的建設(shè)，培養(yǎng)學(xué)生創(chuàng)新精神和實(shí)際操作能力。

2 總結(jié)

通過對《數(shù)字電子技術(shù)與數(shù)字邏輯》課程的教學(xué)方法和教學(xué)內(nèi)容改革，學(xué)生對該門課的學(xué)習(xí)興趣大大提高了，特別是對EDA軟件強(qiáng)大的功能感興趣，嘗試?yán)肊DA軟件設(shè)計(jì)更多的數(shù)字電路系統(tǒng)。另外，學(xué)校鼓勵學(xué)生參加全國電子設(shè)計(jì)大賽，從而增加學(xué)生的項(xiàng)目經(jīng)驗(yàn)，提高學(xué)生的職業(yè)競爭力。

【參考文獻(xiàn)】

[1]鄒彥，莊嚴(yán)等.EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)[M].電子工業(yè)出版社，2007，04.

[2]陳學(xué)英，李穎.FPGA應(yīng)用實(shí)驗(yàn)教程[M].國防工業(yè)出版社，2013，05.