曹 靚,田海燕,王 棟
(中國電子科技集團(tuán)第五十八研究所,江蘇無錫 214072)
隨著半導(dǎo)體工藝技術(shù)的發(fā)展,工藝尺寸日漸縮減,集成電路內(nèi)部的晶體管密度不斷增大。在航天等領(lǐng)域,電路在空間應(yīng)用時單粒子效應(yīng)的影響也隨著工藝發(fā)展而愈加顯著。另外,隨著電路工作頻率的不斷提高以及工作電壓的降低,不但會導(dǎo)致存儲器類電路發(fā)生單粒子翻轉(zhuǎn)效應(yīng)(SEU),而且會使數(shù)字電路中的單粒子瞬態(tài)脈沖(SET)越來越嚴(yán)重[1-3]。
SET效應(yīng)是因宇宙空間里高能粒子沖擊電路而產(chǎn)生的瞬時電壓或電流脈沖,對電路產(chǎn)生擾動的效應(yīng),會導(dǎo)致至少3種錯誤:
(1)SET脈沖通過某些模擬電路會被放大,形成更強(qiáng)的錯誤信號;
(2)SET脈沖被存儲器、觸發(fā)器、寄存器等捕獲,造成數(shù)據(jù)存儲錯誤;
(3)SET脈沖發(fā)生在時序邏輯中時,會使電路產(chǎn)生錯誤節(jié)拍,導(dǎo)致電路時序紊亂。
圖1所示為SET效應(yīng)在0.18 μm CMOS電路中產(chǎn)生的脈沖[4]。SET效應(yīng)產(chǎn)生的脈沖寬度是隨著電源電壓的降低而變大的,最大能到納秒級。而在SET加固方法上,傳統(tǒng)采用的時間冗余、保護(hù)門等方法會增加電路的面積與功耗,僅適合于小規(guī)模數(shù)字電路,對于超大規(guī)模集成電路如CPU、FPGA等,需要一種更高效的方法來減小SET效應(yīng)的影響。
圖1 0.18 μm工藝SET效應(yīng)產(chǎn)生擾動的脈寬
本文基于帶自刷新功能的三模冗余觸發(fā)器[5],提出一種抗SET脈沖的加固設(shè)計(jì)結(jié)構(gòu)。該設(shè)計(jì)并不需要對每一個輸入通路都進(jìn)行時間冗余或保護(hù)門等方法進(jìn)行加固,而是在其自刷新表決器上進(jìn)行改進(jìn),從而實(shí)現(xiàn)對SET效應(yīng)的加固。
圖2所示的三模冗余觸發(fā)器,其特點(diǎn)為在3路并行觸發(fā)器每個帶反饋的存儲結(jié)構(gòu)里,均包含表決器設(shè)計(jì),3路觸發(fā)器共包含6個表決反饋結(jié)構(gòu),每個表決結(jié)構(gòu)相互獨(dú)立,互不干擾[5]。A、B、C、Q、Q0、Q1中任何一個節(jié)點(diǎn)發(fā)生SEU錯誤,都會被另外兩路正確信號糾正,并且這個糾正過程是即時的,不需要等待時鐘或其他信號驅(qū)動,從而達(dá)到SEU加固的目的。
圖2 帶自刷新功能的三模冗余設(shè)計(jì)
雖然該設(shè)計(jì)的觸發(fā)器可以針對SEU效應(yīng)進(jìn)行很好的加固,但是當(dāng)外部輸入信號如D、CLK還有置位/復(fù)位等通路上信號因SET效應(yīng)而產(chǎn)生干擾脈沖時,由于SET干擾信號可以同時影響3路存儲單元,該結(jié)構(gòu)就不能將其糾正,因此不具備SET加固效果。
傳統(tǒng)的抗SET設(shè)計(jì)加固方法多采用時間冗余或保護(hù)門結(jié)構(gòu)[6],如圖3和圖4所示。
圖3 時間冗余結(jié)構(gòu)加固
圖4保護(hù)門結(jié)構(gòu)加固
圖3 和圖4所示的加固結(jié)構(gòu),其基本原理都是通過將原先的一路信號分成多路(一般2~3路),讓信號在增加的通路上傳播時增加一定的時間延遲(ΔT),在輸出端將原信號和增加了ΔT時間的信號進(jìn)行比較判斷,將SET脈沖產(chǎn)生的擾動濾除。延遲ΔT的時間即為該結(jié)構(gòu)可以濾除的SET脈沖的最大寬度,在設(shè)計(jì)時需要確保ΔT足夠大,從而保證較好的加固效果。
從上述兩種結(jié)構(gòu)的工作原理來看,使用時需要在系統(tǒng)的每個關(guān)鍵路徑上加入上述結(jié)構(gòu),如果電路結(jié)構(gòu)復(fù)雜,信號路徑較多,必然會給電路帶來極大的額外面積和功耗,這對于大規(guī)模集成電路而言是難以接受的。并且,上述兩種結(jié)構(gòu)都還需要加入其他的輔助設(shè)計(jì)結(jié)構(gòu),同時也會增加面積和功耗。
在圖2所示的自刷新三模冗余觸發(fā)器基礎(chǔ)上,結(jié)合傳統(tǒng)SET加固采用的時間冗余、保護(hù)門結(jié)構(gòu)的加固思路,對圖4結(jié)構(gòu)中圓圈標(biāo)識的表決器進(jìn)行改進(jìn)。通過在表決器輸入的3路信號中的非自身反饋的2個通路上分別引入ΔT和2ΔT的延時來對SET干擾進(jìn)行濾除,電路結(jié)構(gòu)如圖5所示。由于該設(shè)計(jì)直接針對單元存儲結(jié)構(gòu)進(jìn)行,所以不需要對每一路輸入信號進(jìn)行加固,比較適于在結(jié)構(gòu)復(fù)雜、信號較多的情況下進(jìn)行加固應(yīng)用。其工作原理在于,雖然外部SET干擾信號會同時輸入并行的3個存儲單元,但在存儲的反饋環(huán)路上由于ΔT和2ΔT的存在,信號不會同時進(jìn)行表決。因此,小于ΔT時間的干擾脈沖將不會被存儲下來,觸發(fā)器存儲的信息不會因此被改寫,從而在SEU加固的同時達(dá)到SET加固的目的。
圖5 抗單粒子瞬態(tài)輻射效應(yīng)的自刷新三模冗余觸發(fā)器設(shè)計(jì)
仿真工具采用Hspice,仿真模型選用中芯國際0.18 μm工藝進(jìn)行了仿真分析,仿真結(jié)果如圖6所示。圖6中d為觸發(fā)器的數(shù)據(jù)輸入信號,q為數(shù)據(jù)輸出,ck為驅(qū)動時鐘,set為觸發(fā)器置位信號,clr為觸發(fā)器復(fù)位信號。從仿真結(jié)果看,設(shè)計(jì)的抗單粒子瞬態(tài)輻射效應(yīng)的自刷新三模冗余觸發(fā)器對輸入信號產(chǎn)生的干擾脈沖可以通過延時表決結(jié)構(gòu)進(jìn)行濾除,濾除的最大脈沖寬度達(dá)到2.6 ns,如圖7所示,達(dá)到了抗單粒子瞬態(tài)脈沖加固需求。
采用該觸發(fā)器結(jié)構(gòu)的試驗(yàn)電路經(jīng)單粒子試驗(yàn),在輻射環(huán)境下,以10 MHz工作頻率、2000級觸發(fā)器量級的邏輯功能進(jìn)行工作,可達(dá)到37 MeV·cm2/mg下無邏輯錯誤。試驗(yàn)結(jié)果證明加固效果明顯。
圖6 抗單粒子瞬態(tài)輻射效應(yīng)的自刷新三模冗余觸發(fā)器功能仿真圖
圖7 抗單粒子瞬態(tài)輻射效應(yīng)的自刷新三模冗余觸發(fā)器濾波延時
隨著半導(dǎo)體工藝的進(jìn)步、工作頻率的增加以及工作電壓的降低,大規(guī)模集成電路在空間應(yīng)用時對單粒子瞬態(tài)輻射效應(yīng)越來越敏感。在SET加固方法上,傳統(tǒng)采用的時間冗余、保護(hù)門等方法已不適用于大規(guī)模數(shù)字電路。為此,本文提出了一種基于帶自刷新功能的三模冗余觸發(fā)器進(jìn)行改進(jìn)的設(shè)計(jì)結(jié)構(gòu),通過在三模冗余觸發(fā)器的每一個存儲反饋回路中的表決器輸入的3路信號中,將其中非自身反饋的2個通路上分別引入ΔT和2ΔT的延時來對SET干擾進(jìn)行濾除。該方法為抗輻射大規(guī)模集成電路的抗單粒子瞬態(tài)輻射效應(yīng)加固設(shè)計(jì)提供了新的思路。