王國政， 袁云龍， 楊超， 凌海容， 王薊， 楊繼凱， 李野， 端木慶鐸

(長春理工大學(xué) 理學(xué)院， 吉林 長春 130022)

0 引言

微通道板(MCP)具有高增益、高分辨力、低噪聲、低功耗、長壽命及自飽和效應(yīng)等優(yōu)點，廣泛用于微光像管、高速光電倍增管、陰極射線管、攝像管、存儲管以及電子、離子、紫外輻射和X-射線探測器等領(lǐng)域[1-2]。

傳統(tǒng)MCP采用鉛硅酸鹽玻璃作為通道玻璃，在通道內(nèi)部插入可酸溶芯玻璃棒，經(jīng)過玻璃單纖維拉制、玻璃多纖維拉制、板坯制備、板坯切片、研磨和拋光、芯玻璃溶蝕、氫還原處理、蒸鍍電極等工藝制備而成。

隨著微光夜視技術(shù)的發(fā)展，對MCP性能提出了更高要求，制備高性能MCP的關(guān)鍵技術(shù)之一是制備各種不同形狀和尺寸的高長徑比微通道陣列結(jié)構(gòu)。微電子機械系統(tǒng)技術(shù)的發(fā)展為高長徑比微通道陣列結(jié)構(gòu)加工提供了新的制備工藝。20世紀90年代初期，美國伽利略電子光學(xué)公司的Jerry等[3-4]提出了一種以硅為基體材料制備MCP的新工藝，稱之為先進技術(shù)微通道板(AT-MCP)。該工藝采用干法刻蝕技術(shù)制備高長徑比硅微通道陣列(SMA)結(jié)構(gòu)，采用低壓化學(xué)氣相沉積(LPCVD)技術(shù)制備倍增極薄膜。AT-MCP與傳統(tǒng)MCP相比具有很多優(yōu)點，例如：材料純度高、襯底和倍增極材料可以任意選擇、易于制作小孔徑微通道陣列、利于提高MCP分辨率和MCP整體性能、與集成電路工藝的兼容性更好等，被認為是MCP制備技術(shù)的一次革命[5]。1999年美國納米科學(xué)公司的Beetz又提出一種采用電化學(xué)和光電化學(xué)腐蝕方法制備高長徑比微通道陣列結(jié)構(gòu)的Si基MCP微通道陣列制備工藝，相應(yīng)的MCP稱為硅微通道板(Si-MCP)，該工藝的其他環(huán)節(jié)與AT-MCP技術(shù)相同[1,6]。

本文采用多路感應(yīng)耦合等離子體(ICP)刻蝕和光電化學(xué)腐蝕兩種微加工技術(shù)制備SMA. 硅微通道電化學(xué)加工技術(shù)成本低，易于制備高長徑比微通道，腐蝕條件容易控制，微通道側(cè)壁更光滑、可制備傾斜通道、形貌更理想。ICP工藝復(fù)雜、成本高，在不同刻蝕深度應(yīng)適當(dāng)修改工藝參數(shù)，工藝有待優(yōu)化。采用厚層氧化實現(xiàn)Si-MCP基體絕緣，采用原子層沉積(ALD)工藝制備了連續(xù)倍增極，制作出Si-MCP樣品，電子增益特性測試結(jié)果表明采用半導(dǎo)體微加工技術(shù)制備Si-MCP具有可行性。

1 實驗

1.1 ICP制備SMA技術(shù)

初期實驗采用4 in〈100〉晶向硅片，根據(jù)微通道陣列設(shè)計制備掩模版，采用熱氧化工藝制備SiO2層，采用濺射工藝制備金屬鋁膜，經(jīng)過光刻、刻蝕工藝，將掩模版圖形復(fù)制到鋁膜和SiO2層上，形成金屬鋁掩膜，作為硅基底刻蝕的掩膜。實驗采用英國表面技術(shù)系統(tǒng)公司(STS) Multiplex-ICP刻蝕系統(tǒng)，利用Bosch專利技術(shù)制備微通道陣列，刻蝕時間為200 min，具體實驗參數(shù)如表1所示。系統(tǒng)刻蝕速率可達1.5～2.0 μm/min，對不同掩膜材料的刻蝕選擇比為：光刻膠>75，SiO2>150，鋁>500. SMA刻蝕過程中，在同一硅片上制備4組不同孔徑的微通道陣列，通道孔徑分別為6 μm、10 μm、15 μm、20 μm，通道周期分別為14 μm、18 μm、23 μm、28 μm，刻蝕深度分別為162 μm、205 μm、252 μm、260 μm.

表1 ICP刻蝕SMA的工藝參數(shù)

1.2 光電化學(xué)腐蝕制備SMA技術(shù)

SMA光電化學(xué)腐蝕工藝流程如圖1所示，包括：歐姆接觸層制備(熱氧化、背面反應(yīng)離子刻蝕(RIE) SiO2、背面擴散或離子注入)，如工序1；誘導(dǎo)坑制備(正面光刻、RIE刻蝕SiO2、KOH腐蝕)，如工序2、工序3；硅光電化學(xué)深腐蝕，如工序4；背部減薄、微通道結(jié)構(gòu)釋放、通道整形與基體絕緣，如工序5. 為滿足MCP對通道傾斜角的要求，選擇與〈100〉晶向呈7°角的4 in硅片作為基體材料。

圖2為硅光電化學(xué)腐蝕裝置，包括耐酸堿腐蝕的聚四氟乙烯電解池，用于盛放腐蝕液。電解池側(cè)面開口，安裝固定硅片作為工作電極(WE)。采用300 W鹵鎢燈作為光源，用于在硅片背面激發(fā)產(chǎn)生電子空穴對。光源與硅片之間的濾光片用于截斷波長800 nm以上的輻射，防止硅片升溫影響腐蝕效果。輔助電極(CE)由25 cm2鉑絲網(wǎng)制備而成，參比電極(RE)選用飽和甘汞電極，恒電位儀選用美國普林斯頓公司生產(chǎn)的PARSTAT 2273型恒電位儀。采用自編軟件通過計算機對整個電化學(xué)反應(yīng)過程進行控制。腐蝕液為去離子水稀釋的HF酸溶液，同時添加表面活性劑。所有實驗都在300 K溫度下進行。

1.3 倍增極制作

SMA需要進行絕緣處理，本文采用厚層氧化絕緣技術(shù)，即1 100 ℃長時間濕氧氧化，將硅基體完全轉(zhuǎn)變?yōu)镾iO2. 與傳統(tǒng)MCP工藝采用氫還原制備倍增極不同，Si-MCP制備工藝采用薄膜沉積技術(shù)制備倍增極薄膜。在高長徑比的深通道內(nèi)形成均勻的倍增極薄膜技術(shù)有LPCVD和ALD，由于ALD具有更出色的保形性、可進行原子級厚度和尺寸控制，本文采用ALD技術(shù)制備倍增極[7-8]。所用設(shè)備為德國SENTECH公司生產(chǎn)的SI ALD系統(tǒng)。倍增極由導(dǎo)電層和2次電子發(fā)射層構(gòu)成，導(dǎo)電層是Al2O3/ZnO(AZO)構(gòu)成的納米疊層結(jié)構(gòu)，方塊電阻為1012～1014Ω/sq，并可通過控制AZO納米疊層結(jié)構(gòu)中ZnO層的占比，使方塊電阻處于給定范圍內(nèi)。發(fā)射層是Al2O3，厚度為5～10 nm. 2次電子發(fā)射系數(shù)：1.1<δ<2.1(20 eV<電子能量<100 eV)。

1.4 性能測試

對于所制備的SMA，采用掃描電鏡(SEM)觀察表面和通道內(nèi)壁的形貌，并采用紫外光電測試法測定Si-MCP樣品的電子增益，測試原理[9]如圖3所示。圖3中，Ii為輸入電流，Io為輸出電流，VMCP為MCP電壓。

2 分析與討論

2.1 ICP刻蝕SMA

圖4是采用ICP工藝制備的SMA表面及剖面SEM照片。由圖4(c)可知，隨著刻蝕深度增加，通道孔徑逐漸縮小。圖5是通道側(cè)壁照片。由圖5可知：刻蝕過程中出現(xiàn)了較嚴重的縱向條帶式不均勻分布現(xiàn)象；通道上部較好，中部以下非均勻性嚴重。另外還發(fā)現(xiàn)刻蝕速度越來越慢，并存在尺寸效應(yīng)等工藝問題[5]。

產(chǎn)生上述現(xiàn)象的主要原因是由于ICP刻蝕過程中硅材料表面狀態(tài)變化影響了刻蝕氣體的輸運過程，其理論分析如下：

如圖6(a)所示，在ICP刻蝕過程中，深槽(HART)刻蝕中氣體和氣態(tài)生成物的輸運只受到兩個側(cè)壁的約束，氣體易于在垂直槽的方向流動，屬于開放式結(jié)構(gòu)，因而在刻蝕深度達幾十微米甚至一百多微米時，側(cè)壁仍然陡峭且較光滑，稍顯橫向紋理；而在深孔(HARP)刻蝕中，如圖6(b)所示，由于氣體和氣態(tài)生成物的輸運僅有深度方向1個自由度，氣體運動阻力隨孔的深度增加急劇增大，屬于封閉式結(jié)構(gòu)，刻蝕過程中物理作用、化學(xué)反應(yīng)以及氣體輸運過程復(fù)雜。對于圖5中產(chǎn)生的縱向條帶問題，最初認為與實驗選用的SiO2掩膜圖形周邊鋸齒形或周期性波動形變有關(guān)，但改用鋁掩膜后情況亦然。因此，縱向條帶可能是由于氣體在深通道內(nèi)輸運時存在不同形狀的縱向?qū)恿?，且刻蝕氣體、保護氣體和氣態(tài)生成物分子間的相互碰撞，在不同深度處對層流產(chǎn)生不同的影響所致。由于HART和HARP刻蝕的微輸運機制不同，需要在不同刻蝕深度，對ICP系統(tǒng)的刻蝕條件和工藝參數(shù)進行適當(dāng)?shù)恼{(diào)整。另外ICP工藝不能制備傾斜通道，因此，欲得到質(zhì)量優(yōu)良，長徑比大于40的微通道陣列，還需要進行深入理論探索和系統(tǒng)工藝實驗研究。

2.2 SMA光電化學(xué)腐蝕

(1)

式中：h+為空穴；e-為電子；λ為反應(yīng)所涉及的空穴個數(shù)，取值范圍為1～4，取決于Si的類型及具體反應(yīng)條件。由(1)式可以看出，發(fā)生反應(yīng)的條件之一是向反應(yīng)界面提供空穴。因此，P型Si易發(fā)生腐蝕反應(yīng)，而N型Si則需要采用光照激發(fā)或施加反向偏壓(場強達到擊穿強度)等手段產(chǎn)生空穴。另外，反應(yīng)過程中還不斷釋放H2氣[10-13]。

利用硅電化學(xué)腐蝕反應(yīng)形成微通道陣列結(jié)構(gòu)還必須滿足兩個基本條件：1)通道壁在溶解反應(yīng)過程中必須被鈍化保護；2)通道尖端必須能促進Si的溶解反應(yīng)發(fā)生。這就意味著，在通道側(cè)壁處空穴必須是被耗盡的，而在通道尖端處空穴是被積累的。為此，本文在硅單晶正面預(yù)先制作出具有倒四棱錐結(jié)構(gòu)的誘導(dǎo)坑陣列，如圖7所示。

當(dāng)硅片背面用光照射時，由于誘導(dǎo)坑的尖端曲率半徑小、場強高，可有效收集空穴，光生空穴在通道尖端處被消耗，Si被溶解。若控制反應(yīng)條件使空穴全部在通道尖端處消耗掉，則通道側(cè)壁空穴將非常少，側(cè)壁被鈍化保護，進而促使通道向縱向生長[14-15]。

通道穩(wěn)定生長時，受電荷傳輸及質(zhì)量輸運過程限制，通道尖端處的電流密度應(yīng)等于臨界電流密度Jps.Jps由質(zhì)量輸運過程決定，與HF濃度c和溫度T有關(guān)。Lehmann[10]給出的Jps經(jīng)驗公式為

Jps=Bc3/2exp(-Ea/kT),

(2)

式中：Ea為激活能，Ea=345 meV；c為HF質(zhì)量濃度(%)；T為溫度(K)；B=3 300 A/cm2；k=1.38×10-23J/K.

如圖8(a)所示，設(shè)通道陣列由具有相同形狀的矩形區(qū)域重復(fù)排列而成，矩形邊長為p，矩形內(nèi)通道的邊長為d.p2為每個重復(fù)單元面積，單個通道截面積可近似表示為d2. 則通道腐蝕過程中存在如下關(guān)系：

d=p(J/Jps)1/2,

(3)

式中：J為實際平均腐蝕電流密度。由(3)式可以看出，通道直徑與(J/Jps)1/2滿足線性關(guān)系，因此可通過調(diào)整腐蝕電流實現(xiàn)對微通道直徑即開孔面積比的控制。圖9為實驗測得的硅微通道邊長與(J/Jps)1/2的關(guān)系曲線，基本滿足線性關(guān)系。

光電化學(xué)腐蝕中，誘導(dǎo)坑的制備和腐蝕過程中光源的控制是技術(shù)關(guān)鍵。本文采用擴散工藝制備歐姆接觸層，提高了光激發(fā)效率；掩膜制備中省去了氮化硅層，使電化學(xué)腐蝕表面光滑?？涛g過程中通過自制的控制系統(tǒng)對光源進行調(diào)制，進而控制了腐蝕電流，實現(xiàn)了微通道等徑生長。經(jīng)結(jié)構(gòu)釋放和雙面拋光后的樣品通道長度大于280 μm，長徑比大于50，如圖8(b)所示。由圖8還可看出，光電化學(xué)腐蝕方法制備的微通道孔徑小于6 μm(見圖8(a))；通道側(cè)壁很光滑(見圖8(b)的小圖)。

2.3 倍增極制備

制備倍增極之前需要對Si-MCP基體進行絕緣處理，可采用熱氧化與LPCVD沉積SiO2或Si3N4加厚絕緣層薄膜的方法，但是效果不理想，基體耐壓只有300～400 V. 為了更好地解決基體絕緣問題，本文研究了厚層氧化技術(shù)。圖10為1 100 ℃下測得的濕氧氧化層厚度與氧化時間的關(guān)系，硅微通道壁厚按1 μm計算，基體完全氧化透需要約30 h，另外考慮到通道壁厚度的不均勻性，要求氧化時間大于60 h. 圖11為9個SMA基體樣品長時間高溫濕氧氧化后的照片。由圖11可以看出，經(jīng)厚層氧化后，所有SMA基體樣品都發(fā)生了形變，形變大小與透明程度差異是由于SMA基體通道孔徑的不均勻性造成的。為了使Si-MCP基體恢復(fù)平整，采用高溫加壓整形技術(shù)，將變形的Si-MCP基體放置在兩塊石英片中間，在1 100 ℃下施加一定壓力，從而解決了厚層氧化產(chǎn)生變形的問題。厚層氧化后的Si-MCP基體絕緣強度大于1 000 V.

圖12為采用ALD技術(shù)制備的AZO疊層薄膜SEM照片，薄膜總層數(shù)為1 400，其中子層結(jié)構(gòu)ZnO：Al2O3分別為3∶7、30∶70、60∶140. 由圖12可以看出，ALD工藝制備的AZO薄膜厚度均勻、為理想的保形性覆蓋，AZO疊層薄膜中子層層數(shù)對薄膜厚度影響較大，子層層數(shù)為30以上時邊界清晰可見。圖13為AZO中ZnO層數(shù)所占百分比與薄膜方塊電阻的關(guān)系。由圖13可知，隨著ZnO循環(huán)百分比的增加，方塊電阻下降，在0～65%范圍內(nèi)方塊電阻變化較小，且其方塊電阻值符合MCP對倍增極電阻層的要求。

圖14是制備的板面直徑為18 mm的Si-MCP樣品照片，其中圖14(a)為厚層氧化絕緣和高溫整形后的樣品，圖14(b)為制備完連續(xù)倍增極兩面鍍有電極的樣品。由圖14(a)可知，經(jīng)厚層氧化處理后，Si-MCP基體已轉(zhuǎn)變?yōu)镾iO2，對可見光透明度很高。

2.4 電子增益測試

為了測試Si-MCP的電子增益，在像管模擬器中采用紫外光電測試法對所制備的樣品進行模擬測試。MCP的電子增益定義為

(4)

被測樣品的通道邊長d為5 μm，長徑比α為40，開孔面積比為69%，當(dāng)Ii=3×10-11A、工作電壓分別為600 V、700 V和800 V時，測得電子增益分別為110、260和580. 由此可知，采用硅光電化學(xué)腐蝕工藝，結(jié)合硅厚層氧化技術(shù)和ALD薄膜沉積技術(shù)制備的Si-MCP具有可行性。另外，由于通道內(nèi)連續(xù)倍增極材料仍在研究中，經(jīng)過對倍增極性能的優(yōu)化，有望獲得更高的電子增益。

3 結(jié)論

本文研究了半導(dǎo)體微加工技術(shù)制作Si-MCP的相關(guān)問題，得到如下結(jié)論：

1)采用ICP刻蝕高長徑比SMA結(jié)構(gòu)過程中，會出現(xiàn)縱向條帶、孔徑縮小、尺寸效應(yīng)等工藝問題，雖然可在不同刻蝕深度時對工藝參數(shù)進行適當(dāng)?shù)恼{(diào)整，但所制備的SMA難以滿足MCP要求，工藝條件有待優(yōu)化。

2)采用硅光電化學(xué)腐蝕工藝制備的SMA結(jié)構(gòu)，與ICP工藝相比，電化學(xué)方法具有很多優(yōu)點：更易于制備高長徑比微通道，腐蝕條件容易控制，可形成傾斜通道，微通道側(cè)壁更光滑、形貌更完美。

3)采用厚層氧化工藝，可以提高硅微通道基體的絕緣。采用ALD技術(shù)在高長徑比通道內(nèi)部制備出均勻的倍增極薄膜。倍增極以AZO作為導(dǎo)電層，以Al2O3作為電子發(fā)射層，AZO導(dǎo)電層方塊電阻可控制在理想范圍。制備的Si-MCP樣品方孔邊長為5 μm，長徑比為40，傾斜角為7°，板面直徑為18 mm.

4) Si-MCP電子增益測試結(jié)果表明：采用硅光電化學(xué)腐蝕工藝，結(jié)合硅厚層氧化技術(shù)和ALD薄膜沉積技術(shù)制備的Si-MCP具有可行性。