林子明 崔同兵 谷熒柯 靳 旭 任 軍

(1.北京全路通信信號(hào)研究設(shè)計(jì)院集團(tuán)有限公司，北京 100070；2.北京市高速鐵路運(yùn)行控制系統(tǒng)工程技術(shù)研究中心，北京 100070)

1 概述

隨著我國高速鐵路和城市軌道交通的快速發(fā)展，列車通信網(wǎng)絡(luò)(Train Communication Network,TCN)在列車上的應(yīng)用越來越廣泛。TCN按功能結(jié)構(gòu)分為絞線式列車總線(Wire Train Bus, WTB)和多功能車輛總線(Multifunction Vehicle Bus,MVB)。其中WTB用于車輛間通信，MVB進(jìn)行列車內(nèi)部各個(gè)設(shè)備之間的數(shù)據(jù)交換。MVB設(shè)備廣泛應(yīng)用于高鐵，普速鐵路和地鐵中。由于我國鐵路發(fā)展起步較晚，全面采用西方標(biāo)準(zhǔn)，在核心部件上完全依賴進(jìn)口。目前多功能車輛總線控制器由西門子和龐巴迪兩家壟斷，為提高產(chǎn)品自主化程度，降低對(duì)外依賴，北京全路通信信號(hào)研究設(shè)計(jì)院集團(tuán)有限公司簡稱（通號(hào)院）依據(jù)IEC61375協(xié)議自主化開發(fā)一款多功能車輛總線控制器芯片。從芯片定義到最終成型的各個(gè)階段，為降低生產(chǎn)成本和產(chǎn)品風(fēng)險(xiǎn)，在芯片設(shè)計(jì)的各個(gè)階段需采用不同的測(cè)試驗(yàn)證方法對(duì)芯片進(jìn)行驗(yàn)證，保證芯片的設(shè)計(jì)完全滿足設(shè)計(jì)需求。

本文基于芯片定義和IEC61375標(biāo)準(zhǔn)，設(shè)計(jì)并實(shí)現(xiàn)一系列的測(cè)試驗(yàn)證方法，通過在不同階段的測(cè)試驗(yàn)證，最終確認(rèn)芯片符合設(shè)計(jì)需求和協(xié)議標(biāo)準(zhǔn)。

2 多功能車輛總線

MVB是一種主要用于（但也并非專用于）有互操作性和互換性要求的互連設(shè)備之間的串行數(shù)據(jù)通信總線。

在物理層，MVB總線采用3種介質(zhì)傳輸：無電隔離的短距離電器介質(zhì)ESD，有隔離的中距離電器介質(zhì)EMD和長距離光纖介質(zhì)OGF，數(shù)據(jù)采用曼徹斯特編碼，以1.5 Mbit/s的速率傳輸。

在鏈路層，MVB總線以主幀/從幀的結(jié)構(gòu)進(jìn)行通信，總線上數(shù)據(jù)幀以廣播形式發(fā)送，總線上的所有設(shè)備都監(jiān)聽總線，接收數(shù)據(jù)并譯碼完后根據(jù)協(xié)議產(chǎn)生響應(yīng)。MVB根據(jù)傳輸數(shù)據(jù)類型的不同，分為過程數(shù)據(jù)，消息數(shù)據(jù)和監(jiān)視數(shù)據(jù)。具體如表1中的幾種數(shù)據(jù)類型。

MVB總線協(xié)議包含多種數(shù)據(jù)類型，最多支持達(dá)4096個(gè)設(shè)備節(jié)點(diǎn)。為保證在復(fù)雜的通信環(huán)境下芯片能夠正常工作，需要對(duì)芯片的功能、性能和協(xié)議一致性進(jìn)行充分的驗(yàn)證，以保證芯片滿足鐵路應(yīng)用需求。

3 集成電路測(cè)試

集成電路測(cè)試是集成電路出廠前的重要環(huán)節(jié)，早期的測(cè)試只是作為IC生產(chǎn)中的一個(gè)工序存在，被合并在制造業(yè)或封裝業(yè)中。隨著設(shè)計(jì)規(guī)模的迅速擴(kuò)張，芯片復(fù)雜度，性能要求越來越高，簡單的依靠之前的測(cè)試手段難以達(dá)到芯片測(cè)試要求。具體表現(xiàn)在以下幾個(gè)方面。

1) 早期的測(cè)試人員通常為芯片開發(fā)人員，其思維方式上存在的失誤會(huì)傳導(dǎo)到測(cè)試過程中，導(dǎo)致一些固有缺陷難以被發(fā)覺。

2) 在大規(guī)模集成電路設(shè)計(jì)過程中，一般采用模塊化設(shè)計(jì)，邊界處存在的設(shè)計(jì)缺陷難以被簡單的功能測(cè)試覆蓋，大規(guī)模設(shè)計(jì)中的語句、功能測(cè)試難以達(dá)到很高的覆蓋率。

3) 集成電路進(jìn)入深亞微米階段后，設(shè)計(jì)周期長，流片成本高，工藝水平達(dá)到90 nm以下后，單次流片周期3到6個(gè)月，單次流片成本在百萬以上級(jí)別，依靠流片后的測(cè)試檢查會(huì)導(dǎo)致項(xiàng)目時(shí)間成本和資金成本的增長，需要在整個(gè)芯片開發(fā)周期內(nèi)分階段對(duì)芯片進(jìn)行測(cè)試，控制風(fēng)險(xiǎn)。

在現(xiàn)有的大型IC設(shè)計(jì)公司中，測(cè)試團(tuán)隊(duì)的比重已經(jīng)超過設(shè)計(jì)團(tuán)隊(duì)，有些公司中測(cè)試人員數(shù)量甚至達(dá)到70%，目的是保證芯片設(shè)計(jì)符合芯片的定義，排查可能存在的缺陷，縮短芯片開發(fā)周期，降低開發(fā)成本。一般來講，芯片的驗(yàn)證工作從芯片定義階段開始，到芯片定型出廠結(jié)束，在芯片設(shè)計(jì)階段，流片封裝階段和流片后階段采用不同的測(cè)試手段，盡可能排除潛在的隱患。

表1 MVB總線幀類型Tab.1 Frame types of MVB bus

本項(xiàng)目設(shè)計(jì)的芯片應(yīng)用在鐵路通信信號(hào)設(shè)備中，因此芯片開發(fā)過程采用符合IEC61508標(biāo)準(zhǔn)的功能安全芯片開發(fā)流程；同時(shí)本芯片需兼容既有國外芯片產(chǎn)品并遵循IEC61375協(xié)議。因此本項(xiàng)目測(cè)試過程需覆蓋既有芯片全部功能要求和協(xié)議一致性要求。根據(jù)IEC61508標(biāo)準(zhǔn)的功能安全芯片開發(fā)流程制定對(duì)應(yīng)的測(cè)試方案，在芯片定義階段、前端設(shè)計(jì)階段、后端設(shè)計(jì)階段，流片封裝階段和流片后階段進(jìn)行5個(gè)階段的測(cè)試驗(yàn)證，如圖1所示，提高芯片開發(fā)過程的可靠性。

圖1 MVB芯片開發(fā)測(cè)試流程Fig.1 Development and testing flow of MVB chip

芯片定義階段：采取設(shè)計(jì)/測(cè)試獨(dú)立的原則，建立測(cè)試團(tuán)隊(duì)，依據(jù)設(shè)計(jì)需求制定測(cè)試計(jì)劃和測(cè)試方案。

前端設(shè)計(jì)階段：測(cè)試團(tuán)隊(duì)需根據(jù)前端RTL設(shè)計(jì)編寫仿真模型，仿真腳本，構(gòu)建仿真環(huán)境，針對(duì)前端設(shè)計(jì)的模塊級(jí)和芯片級(jí)進(jìn)行功能仿真。

后端設(shè)計(jì)階段：測(cè)試團(tuán)隊(duì)采用綜合后的網(wǎng)表加入延時(shí)文件進(jìn)行后仿真，確保芯片的功能與前仿真一致，在此基礎(chǔ)上，構(gòu)建FPGA驗(yàn)證方案，替換ASIC資源進(jìn)行硬件仿真和調(diào)試。

流片封裝階段：由廠家進(jìn)行測(cè)試，主要分為WAT（wafer level的管芯或結(jié)構(gòu)測(cè)試），CP（wafer level的電路測(cè)試含功能）和FT（device level的電路測(cè)試含功能）測(cè)試。此部分測(cè)試正確性由流片廠和封裝廠保證。

流片后階段：需要對(duì)芯片進(jìn)行功能測(cè)試和性能測(cè)試。功能測(cè)試包含前仿真階段全部測(cè)試向量的硬件測(cè)試，協(xié)議一致性測(cè)試和系統(tǒng)應(yīng)用測(cè)試，對(duì)于復(fù)雜設(shè)計(jì)采用ATE測(cè)試機(jī)臺(tái)進(jìn)行測(cè)試。性能測(cè)試包含電氣性能測(cè)試和環(huán)境測(cè)試以及可靠性測(cè)試。

經(jīng)過以上幾個(gè)階段的測(cè)試，保證芯片的功能正確性和性能的可靠性達(dá)到設(shè)計(jì)要求。

4 MVB控制器芯片測(cè)試系統(tǒng)實(shí)現(xiàn)

本項(xiàng)目針對(duì)MVB的開發(fā)，設(shè)計(jì)實(shí)現(xiàn)一整套全開發(fā)周期測(cè)試驗(yàn)證方案。

4.1 測(cè)試計(jì)劃和測(cè)試規(guī)范

采取設(shè)計(jì)與測(cè)試相互獨(dú)立的原則，由測(cè)試團(tuán)隊(duì)針對(duì)設(shè)計(jì)需求和協(xié)議規(guī)范制定各個(gè)階段的測(cè)試方案，并嚴(yán)格按照計(jì)劃執(zhí)行，保證各個(gè)階段輸出為測(cè)試通過文件。按照IEC61508的芯片開發(fā)V模型，制定各個(gè)階段測(cè)試方案，形成設(shè)計(jì)-驗(yàn)證閉環(huán)。

4.2 前功能仿真

功能仿真的前仿是功能實(shí)現(xiàn)的最初驗(yàn)證方案，通過對(duì)模塊級(jí)和芯片級(jí)的分別仿真，驗(yàn)證設(shè)計(jì)的邏輯是否符合最初的定義。在本階段，測(cè)試人員可以詳細(xì)觀察到芯片內(nèi)部的全部邏輯信號(hào)，通過周期級(jí)精確仿真驗(yàn)證邏輯設(shè)計(jì)的正確性。仿真系統(tǒng)如圖2所示。

在功能仿真階段，測(cè)試人員需編寫CPU行為模型，SRAM行為模型，Transiver，Buffer和MVB總線行為模型，在仿真系統(tǒng)中與設(shè)計(jì)模塊構(gòu)成一個(gè)通信單元，在testbench頂層形成一個(gè)master兩個(gè)slave的總線結(jié)構(gòu)。由master發(fā)起通信并觀察仿真時(shí)序。仿真時(shí)序如圖3所示。

圖2 MVB功能仿真結(jié)構(gòu)圖Fig.2MVB functional simulation Architecture

圖3 MVB功能仿真時(shí)序Fig.3Time sequence of MVB functional simulation

功能仿真僅從邏輯層面驗(yàn)證時(shí)序正確性，對(duì)于實(shí)際芯片來講，內(nèi)部組合邏輯產(chǎn)生的延時(shí)，時(shí)鐘偏移，溫度變化都會(huì)對(duì)芯片的時(shí)序產(chǎn)生影響，嚴(yán)重時(shí)會(huì)造成數(shù)據(jù)setup/hold時(shí)間無法保證，導(dǎo)致整個(gè)芯片時(shí)序錯(cuò)誤。因此需對(duì)網(wǎng)表文件進(jìn)行綜合后仿真。

4.3 后功能仿真

功能仿真的后仿真是在前端RTL仿真通過的情況下，通過綜合產(chǎn)生邏輯網(wǎng)表，并提取延時(shí)參數(shù)加入仿真環(huán)境進(jìn)行模擬實(shí)際延時(shí)情況的仿真。此階段仿真更接近實(shí)際情況，結(jié)果準(zhǔn)確，但存在仿真時(shí)間長，邏輯層次不清晰，難以調(diào)試的問題。因此需盡量將邏輯錯(cuò)誤在前仿階段解決。

4.4 功能測(cè)試

功能測(cè)試是流片封裝完成后以實(shí)際芯片為目標(biāo)進(jìn)行的功能測(cè)試。功能測(cè)試包含前仿階段覆蓋的邏輯功能測(cè)試，系統(tǒng)測(cè)試和協(xié)議一致性測(cè)試。

邏輯功能測(cè)試部分，采用PC機(jī)+測(cè)試板卡的模式，通過MVB總線進(jìn)行組網(wǎng)，測(cè)試結(jié)構(gòu)如圖4所示。

編寫上位機(jī)軟件，測(cè)試內(nèi)容覆蓋芯片定義階段的邏輯功能，驗(yàn)證芯片邏輯功能實(shí)現(xiàn)。為保證芯片與既有產(chǎn)品實(shí)現(xiàn)完全兼容，待測(cè)板卡中采用自主化MVB芯片與MVBC01芯片混合測(cè)試，驗(yàn)證芯片兼容性。

圖4 芯片功能測(cè)試結(jié)構(gòu)Fig.4 Structure of chip function testing

系統(tǒng)測(cè)試部分，通過對(duì)既有平臺(tái)ATP，BTM，GSSAP中MVBC01芯片的替換，實(shí)現(xiàn)平臺(tái)的正常工作。

協(xié)議一致性驗(yàn)證，為證明本芯片在實(shí)現(xiàn)上完全滿足IEC61375標(biāo)準(zhǔn)協(xié)議，根據(jù)IEC61375-3-2制定協(xié)議一致性測(cè)試方案，并通過TUV的協(xié)議一致性認(rèn)證。通過示波器監(jiān)測(cè)，MVB總線數(shù)據(jù)收發(fā)符合標(biāo)準(zhǔn)協(xié)議，如圖5所示。

圖5 MVB總線差分信號(hào)Fig.5Differential signals of MNB bus

4.5 性能測(cè)試

性能測(cè)試主要考察芯片流片封裝階段的質(zhì)量是否滿足要求，分為電氣性能測(cè)試和環(huán)境測(cè)試。電氣性能測(cè)試包含ESD測(cè)試，latch-up電流測(cè)試，EMI和EMC測(cè)試。ESD考察芯片管腳耐靜電程度。latch-up考察流片工藝，隨著工藝水平的提高，CMOS管中兩個(gè)極之間變薄，導(dǎo)致電源和地之間容易產(chǎn)生漏電流。EMI和EMC考察芯片在使用過程中對(duì)外產(chǎn)生的電磁干擾和抗外界干擾度。環(huán)境測(cè)試主要考察芯片封裝情況，進(jìn)行芯片高低溫測(cè)試，濕度測(cè)試，機(jī)械振動(dòng)測(cè)試等。

5 MVB芯片測(cè)試結(jié)果

基于以上測(cè)試，整個(gè)MVB設(shè)計(jì)開發(fā)周期的各個(gè)階段實(shí)現(xiàn)了完全的測(cè)試覆蓋。在邏輯功能層面，滿足芯片需求定義情況。在兼容性方面，能夠在實(shí)際系統(tǒng)中實(shí)現(xiàn)對(duì)現(xiàn)有產(chǎn)品的直接替換。在協(xié)議一致性方面，通過TUV南德的協(xié)議一致性認(rèn)證。在性能方面，測(cè)試結(jié)果如表2所示。

表2 MVB芯片性能測(cè)試結(jié)果Tab.2 Performance test results of MVB chip

6 總結(jié)

本文介紹了集成電路測(cè)試的主要流程和基本內(nèi)容，并結(jié)合此流程對(duì)多功能車輛總線的開發(fā)進(jìn)行全周期的測(cè)試和驗(yàn)證。通過該測(cè)試流程，可以證明本芯片滿足芯片設(shè)計(jì)需求，具備對(duì)既有產(chǎn)品的直接替換能力，并且符合IEC61375協(xié)議對(duì)多功能車輛總線的規(guī)定。