国产日韩欧美一区二区三区三州_亚洲少妇熟女av_久久久久亚洲av国产精品_波多野结衣网站一区二区_亚洲欧美色片在线91_国产亚洲精品精品国产优播av_日本一区二区三区波多野结衣 _久久国产av不卡

?

CMOS集成電路簡述

2018-08-09 09:08魏銘王明月張德慧
科學(xué)與財富 2018年18期
關(guān)鍵詞:掩膜版圖集成電路

魏銘 王明月 張德慧

摘 要:隨著控制、通信、人機交互和網(wǎng)絡(luò)互聯(lián)等新型電子信息技術(shù)的不斷發(fā)展,傳統(tǒng)工業(yè)設(shè)備融合了大量最新的電子信息技術(shù),它們一起構(gòu)成了龐大而復(fù)雜的系統(tǒng)派生出大量新興的電子信息技術(shù)電子應(yīng)用需求。近年來,集成電路設(shè)計技術(shù)、集成電路制造技術(shù)等飛速發(fā)展,對現(xiàn)代科學(xué)與技術(shù)的發(fā)展起到了巨大的推動和促進作用。本文簡述了集成電路理論,以及CMOS相關(guān)知識。

關(guān)鍵詞:CMOS 集成電路

一、集成電路發(fā)展

自從1958年諾貝爾物理學(xué)獎獲得者—美國德州儀器公司工程師 Jack Kilby發(fā)明世界上第一塊集成電路以來,集成電路一直在改變?nèi)藗兊纳?。作為電子信息產(chǎn)品的核心部件,集成電路通常被譽為現(xiàn)代電子信息產(chǎn)品的“芯”臟。近年間,伴隨著民用家電、PC和手機等電子信息產(chǎn)品的大規(guī)模普及,集成電路產(chǎn)業(yè)得到了飛速發(fā)展。具體來說,全球集成電路產(chǎn)業(yè)結(jié)構(gòu)經(jīng)歷了3次較為重大的變革。

1、首次變革:以加工制造為主導(dǎo)。變革初期,集成電路設(shè)計與制造產(chǎn)業(yè)只作為企業(yè)的附屬部門而存在,集成電路產(chǎn)品是為企業(yè)本身的電子系統(tǒng)產(chǎn)品而服務(wù)。此時,企業(yè)中對集成電路沒有專業(yè)分工,企業(yè)所需掌握的集成電路技術(shù)十分全面,不但生產(chǎn)晶體管、集成電路,就連生產(chǎn)所需的設(shè)備都自己制造。至20世紀70年代,隨著微處理器、存儲器和標準邏輯電路等通用性集成電路產(chǎn)品的出現(xiàn),集成電路制造商開始成為集成電路產(chǎn)業(yè)中的主角。但是,集成電路設(shè)計仍然只是作為附屬部門存在,集成電路設(shè)計以人工為主,計算機輔助設(shè)計系統(tǒng)僅作為數(shù)據(jù)處理和圖形編程之用。

2、第二次變革:以芯片代工廠和集成電路設(shè)計公司的專業(yè)分工為標志。20世紀80年代由于工藝設(shè)備產(chǎn)能提高,加之生產(chǎn)費用提高,使早期的集成電路制造商靠自身設(shè)計已無法保證設(shè)備滿負荷運行和降低生產(chǎn)成本。相關(guān)廠家開始承接對外加工,繼而由部分發(fā)展到全部對外加工。與此同時,也誕生了一種無生產(chǎn)能力的集成電路設(shè)計公司,其除了設(shè)計集成電路產(chǎn)品外,還負責IC產(chǎn)品的市場銷售,其一般擁有集成電路產(chǎn)品的知識產(chǎn)權(quán)。此時,集成電路產(chǎn)業(yè)也進入以客戶為導(dǎo)向的階段,傳統(tǒng)的標準化集成電路已難以滿足客戶對芯片的多方面要求,專用集成電路、可編程邏輯器件、全定制電路等芯片開始大量出現(xiàn)于集成電路市場,市場份額逐年遞增。

3、第三次變革:以設(shè)計、制造、封裝和測試等行業(yè)分離為標志。20世紀90年代,龐大的集成電路產(chǎn)業(yè)體系開始阻礙整個產(chǎn)業(yè)的快速發(fā)展,集成電路產(chǎn)業(yè)結(jié)構(gòu)開始向高度專業(yè)化轉(zhuǎn)變,漸漸劃分出設(shè)計、制造、封裝和測試等相對獨立的行業(yè)分支。各行業(yè)相互分工合作大大推進了集成電路產(chǎn)業(yè)的高速發(fā)展。同時,各行業(yè)也展開了較大規(guī)模的人才競爭和資本競爭,在競爭中求突變、求發(fā)展?;诟餍袠I(yè)分工,集成電路設(shè)計企業(yè)能大大加快產(chǎn)品的更新?lián)Q代,并形成了很多具有長遠影響力的新設(shè)計概念。

二、集成電路設(shè)計

1、條件:要有效開展集成電路設(shè)計需要具備4個關(guān)鍵條件,即人才、工具、工藝庫和資金。

2、分類:集成電路的分類方法大致有五種:器件結(jié)構(gòu)類型、集成規(guī)模、使用的基片材料、電路功能以及應(yīng)用領(lǐng)域。根據(jù)器件的結(jié)構(gòu)類型,通常將其分為雙極集成電路、MOS集成電路和Bi-MOS集成電路。按集成規(guī)模可分為:小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、超大規(guī)模集成電路、特大規(guī)模集成電路和巨大規(guī)模集成電路。按基片結(jié)構(gòu)形式,可分為單片集成電路和混合集成電路兩大類。按電路的功能將其分為數(shù)字集成電路、模擬集成電路和數(shù)?;旌霞呻娐贰0磻?yīng)用領(lǐng)域劃分,集成電路又可分為標準通用集成電路和專用集成電路。

3、設(shè)計方法:(1)自底而上的設(shè)計方法:自下而上的設(shè)計方法是集成電路系統(tǒng)的基本設(shè)計方法,能塊劃分和描述功能塊的拓撲連接,直到用底層模塊或部件來描述,當完成底層模塊或部件的描述后,自下而上進行層次擴展和層次功能的仿真驗證,從而完成整個系統(tǒng)的功能設(shè)計和驗證。最后根據(jù)底層模塊或部件的幾何圖形和拓撲關(guān)系完成布圖設(shè)計和驗證。(2)自頂而下的設(shè)計方法:“自頂向下”的設(shè)計步驟中,設(shè)計者首先需要進行行為設(shè)計以確定芯片的功能;其次進行結(jié)構(gòu)設(shè)計;接著是把各子單元轉(zhuǎn)換成邏輯圖或電路圖;最后將電路圖轉(zhuǎn)換成版圖,并經(jīng)各種驗證后以標準版圖數(shù)據(jù)格式輸出。(3)其他設(shè)計方法:隨著集成電路工藝、設(shè)計與制造技術(shù)水平的不斷提高以及市場競爭周期的縮短,大量集成電路設(shè)計擺脫了由電路系統(tǒng)到芯片的傳統(tǒng)路徑。取而代之的是直接為不同市場需求進行集成電路的設(shè)計,并使這些集成電路成為相應(yīng)電子產(chǎn)品或設(shè)備中的核心部件,SoC就是其中較為典型的代表。

三、CMOS工藝

1、背景:CMOS電路設(shè)計是1963年由 Frank Wanlass在仙童半導(dǎo)體公司發(fā)明的。用分立互補的MOS元件,即一個NMOS晶體管和一個PMOS晶體管可以構(gòu)成電路的想法,在當時是很新穎的。

2、比較:數(shù)字集成電路根據(jù)晶體管特性可以分為兩種:TTL和CMOS兩大類。TTL數(shù)字集成電路優(yōu)點是速度快,CMOS數(shù)字集成電路則以功耗低見長。CMOS數(shù)字集成電路的出現(xiàn)時間比TTL集成電路晚,但是其以較高的優(yōu)越性在很多場合逐漸取代了TTL數(shù)字集成電路,成為目前應(yīng)用最廣泛的數(shù)字集成電路。相較兩者性能:①功耗:CMOS是場效應(yīng)管構(gòu)成,TTL為雙極晶體管構(gòu)成,CMOS電路的單門靜態(tài)功耗在毫微瓦數(shù)量級。②工作范圍和邏輯擺幅:CMOS的邏輯電平范圍比較大,TTL只能在5V下工作。③抗干擾能力:CMOS的高低電平之間相差比較大、抗干擾性強,TTL則相差小,抗干擾能力差。④工作頻率與速度:CMOS的工作頻率較TTL略低,但是高速CMOS速度與TTL差不多相當。

3、版圖設(shè)計: 版圖設(shè)計是指根據(jù)芯片的電氣要求和封裝要求,按照指定的工藝設(shè)計規(guī)則,進行布局布線,將電路圖或者設(shè)計代碼轉(zhuǎn)化成為包含各種幾何圖形的光掩膜版數(shù)據(jù)。光掩膜廠根據(jù)這些光掩膜版數(shù)據(jù)制作光掩膜版。代工廠再利用這些光掩膜版通過光刻、刻蝕、氧化、離子注入和沉積等工藝,在空白的晶圓上制作對應(yīng)的芯片。對于器件來說,它的版圖是很多包含了幾何圖形的圖層組合,這些圖層包含了光掩膜版和標示層,標示層用于在DRC和LVS檢查中定義器件類型。在每一層中對圖形的大小和圖形的間距有嚴格的要求,在不同的圖形層之間,對于圖形的相對位置及對準也有嚴格的要求,這些要求稱為版圖設(shè)計規(guī)則,由代工廠提供。版圖與芯片的實際結(jié)構(gòu)及生產(chǎn)過程具有直接的關(guān)系,通常又把版圖設(shè)計稱為物理設(shè)計。由此可見,版圖設(shè)計是連接電路設(shè)計和芯片制造的橋梁,是集成電路設(shè)計與制造過程中必不可少的重要環(huán)節(jié)。

版圖設(shè)計包括全定制版圖設(shè)計和半定制版圖設(shè)計。全定制版圖設(shè)計方法是指基于晶體管級的設(shè)計方法,所有器件和互連的版圖都由版圖設(shè)計工程師用版圖設(shè)計軟件手工輸入。模擬電路、存儲器、輸人/輸出電路和高頻電路的版圖常用全定制版圖設(shè)計方法。全定制版圖設(shè)計方法的優(yōu)點是設(shè)計靈活,可以根據(jù)工藝特性獲得最小的版圖面積和最優(yōu)的設(shè)計性能,缺點是設(shè)計的人力成本和時間成本很高。

結(jié)束語:大大加強加快我國集成電路設(shè)計人才已經(jīng)成為電子技術(shù)與電子工程等學(xué)科專業(yè)的重要任務(wù)。面對科技飛速發(fā)展的今天,相信中國會在信息時代的推動下,迎向集成電路更美好的明天。

參考文獻:

[1]張金藝.數(shù)字系統(tǒng)集成電路設(shè)計導(dǎo)論.清華大學(xué)出版社.2017

[2]R.JACOB BAKER.CMOS集成電路設(shè)計手冊.人民郵電出版社.2014

猜你喜歡
掩膜版圖集成電路
首個原子級量子集成電路誕生
利用掩膜和單應(yīng)矩陣提高LK光流追蹤效果
一種結(jié)合圖像分割掩膜邊緣優(yōu)化的B-PointRend網(wǎng)絡(luò)方法
退耕還林還草工程 助“綠”中國版圖
金旅“新”版圖
人工智能與集成電路的關(guān)系探討
光纖激光掩膜微細電解復(fù)合加工裝置研發(fā)
多層陰影掩膜結(jié)構(gòu)及其制造和使用方法
基于CMOS集成電路閂鎖效應(yīng)理論的實踐
視野與版圖