范繼聰，惠 鋒，徐彥峰，胡 凱

（1.中國電子科技集團公司第五十八研究所，江蘇無錫 214072；2.無錫中微億芯有限公司，江蘇無錫 214072）

1 引言

隨著集成電路制造工藝水平的不斷提高，器件特征尺寸不斷縮小，F(xiàn)PGA規(guī)模越來越大，集成模塊越來越多，可以實現(xiàn)更加復雜的功能。FPGA主要由可編程輸入輸出、可編程互連和可編程邏輯組成，其中可編程互連包括可編程互連線和可編程互連開關。相對于IO/CLB/DSP/BRAM/SWB等模塊來說，F(xiàn)PGA的互連線驗證面臨很大的挑戰(zhàn)。不同于有些ASIC芯片可以采用自動布局布線的設計，F(xiàn)PGA的互連需要定制設計，在設計過程中很容易出現(xiàn)互連線短路和開路的現(xiàn)象，如何檢查出這類錯誤是非常困難的。當前普遍采用動態(tài)仿真的方法來驗證互連線的正確性，這種方法不僅速度很慢，而且覆蓋率很低，所以需要一種能夠快速實現(xiàn)FPGA互連線連接正確的驗證方法。本文提出一種基于互連網(wǎng)絡比對來驗證FPGA互連正確性的方法，能有效檢查原理圖中互連線的開路和短路情況，具有實現(xiàn)速度快、覆蓋率高達100%的優(yōu)點。

2 互連線定義及分類

互連線是FPGA中信號傳遞的橋梁，隨著FPGA的規(guī)模越來越大，互連線在整個FPGA中所占比重也越來越大?；ミB線根據(jù)跨度和方向進行定義和分類，一般通過互連線的名字定義互連線類型，F(xiàn)PGA中互連線的名字一般由4部分組成，分別為：

（1）方向：FPGA中互連線的方向采用與地圖方向一樣的定義，既上北（N）下南（S），左西（W）右東（E），通?；ミB線名的第一部分字母代表方向。

（2）跨度：跨度指互連線所跨越可編程邏輯單元CLB的個數(shù)，一般有2、5和6，通常叫做2倍線、5倍線和6倍線。有時還有長線（跨度為18、24等），互連線名的第一部分數(shù)字代表跨度。

（3）位置：通常一根互連線包括起點（BEG）和終點（END），起點為驅(qū)動點。有些互連線還包括中間點，是在起點和終點間的一個抽頭，可以更靈活，通常稱為中間點（M ID），這里“中間點”并不是嚴格意義上的中點，對于5倍線來說，中間點一般是在離起點跨度為3的地方，通常互連線名的第二部分字母代表位置。

（4）編號：為了提高布通率，通常FPGA中一類互連線有很多根，為了區(qū)別開來對線進行編號，通?；ミB線名的最后數(shù)字代表編號。

通過上述互連線名的定義，可以很清晰地通過互連線名確定互連線方向、跨度和編號等信息。圖1所示為常見互連線的示意圖，圖中顯示了5倍線和2倍線，根據(jù)互連線的名字可以很容易地得到互連規(guī)律。

圖1 互連線示意圖

3 互連線驗證方法及實現(xiàn)

FPGA中互聯(lián)線種類豐富、數(shù)量龐大，隨著FPGA規(guī)模的不斷增加，動態(tài)仿真一個用例就需要幾天以上的時間，驗證整個FPGA互聯(lián)線連接正確需要大量的仿真用例，采用動態(tài)仿真方法來驗證互連線的連接正確性逐漸變得不可行。本文基于互連網(wǎng)絡比對提出一種快速驗證FPGA互聯(lián)線連接正確性的方法，通過驗證FPGA的互聯(lián)資源文件正確性來實現(xiàn)互連線的驗證。

FPGA中的互連線一般由起點、中間點和終點組成，互連線按照一定規(guī)律從一個SWB出發(fā)，經(jīng)過一些SWB，到達一個SWB結(jié)束。FPGA中每一個SWB都有一個絕對坐標值，可以使用XnYm代表位于第n列第m行的SWB。FPGA互聯(lián)資源中的每一類互連線都會從每一個SWB出發(fā)，這樣就可以根據(jù)互聯(lián)規(guī)律得到所有互聯(lián)線的連接信息，將這些連接信息以文本的形式展現(xiàn)出來，就是所謂的FPGA互聯(lián)資源文件?；ヂ?lián)資源文件包含F(xiàn)PGA內(nèi)部所有互連線的連接關系，文件內(nèi)部為多行類似X6Y6_ER2BEG0→X7Y6_ER2M ID0→X8Y6_ER2END0的信息，互聯(lián)資源文件為文本文件，便于比對處理。

圖2所示為本文所述互連線驗證方法的整體流程圖，從圖中可以看出，本文所提出的快速驗證FPGA互連線連接正確性的方法主要從兩個方面出發(fā)，一是根據(jù)互連規(guī)律和所設計芯片的ARCH文件信息，生成互連資源文件，作為GOLDEN模型；二是對設計好的芯片網(wǎng)表進行解析，得到實際電路對應的互連資源文件，將得到的互連資源文件與GOLDEN模型文件進行比對，即可實現(xiàn)對實際設計電路互連正確性的驗證。

圖2 互連線驗證方法流程

要想得到互連資源GOLDEN文件，需要提供ARCH文件和互連規(guī)律。ARCH文件一般提供FPGA芯片中SWB的行數(shù)和列數(shù)信息，SWB在FPGA中二維分布，提供行數(shù)和列數(shù)信息，即可得到整個FPGA芯片中所有的SWB位置信息。根據(jù)上述互連線的名字可以很容易得到互連規(guī)律。有了芯片的ARCH信息和互連規(guī)律，即可通過編程語言編寫互連資源生成程序，得到理想的互連資源文件，即互連GOLDEN文件。本文采用perl語言得到互連資源生成程序，生成的互連線連接GOLDEN文件內(nèi)容如圖3所示。

SWB在整個FPGA芯片中均勻分布，如圖4所示，每一個SWB都有唯一的名字，可以標識其所在的行和列信息。如果在設計FPGA芯片時采用展開式的設計，每一個SWB的名字都可以采用絕對坐標來進行命名，這樣可以很容易地根據(jù)網(wǎng)表信息提取出整個芯片中的互連信息。

圖3 根據(jù)互連規(guī)律生成的互連資源文件

圖4 SWB分布

隨著FPGA芯片規(guī)模不斷增大，展開式的設計已不適用，當前主要采用層次化的電路設計，相對于展開式設計，層次化設計具有可復用性，可大大縮小電路文件的大小，同時提高設計速度，縮短設計周期。采用層次化的設計需要對電路各個層次模塊采取有意義的名稱，保證能夠解析得到每個SWB的絕對坐標。本文提出的驗證方法采用如圖5所示的層次化命名，每個模塊的名稱中都包含坐標信息，該坐標信息是相對于本層次的相對坐標信息，根據(jù)各個相對坐標信息，代入相應的絕對坐標求解公式，即可得到每個SWB的絕對坐標信息。

圖5 層次化設計命名示意圖

通過Virtuoso得到整理好的FPGA整體電路網(wǎng)表文件，編寫網(wǎng)表解析程序，網(wǎng)表解析程序可以根據(jù)整個電路網(wǎng)表的連接關系，從每個SWB的驅(qū)動點開始追蹤連接關系，這樣可以得到整個FPGA芯片中的所有互連資源，將追蹤到的所有互連資源集中到一個文件，即可得到實際設計電路所對應的互連資源文件，其內(nèi)容如圖6所示。每個SWB的名字以SWB開頭，附帶坐標信息。對上述方式所生成的兩個互連資源文件進行比對，即可發(fā)現(xiàn)設計中存在的問題。如果設計中存在互連線開路現(xiàn)象，則通過設計解析得到的互連資源文件中存在不完全的互連線，丟失了開路后的結(jié)點。如果設計中存在互連線短路現(xiàn)象，則通過設計解析得到的互連資源文件中存在加長的互連線，相對于正常的互連線，多出了結(jié)點信息。

圖6 解析電路得到的互連資源文件

4 結(jié)論

本文提出的快速驗證FPGA互連線連接正確性的方法已經(jīng)在實際工作中應用實現(xiàn)，應用表明該方法可以有效地檢查出電路設計過程中導致的互連線短路和開路現(xiàn)象。相對于傳統(tǒng)基于動態(tài)仿真的驗證方法存在仿真時間長、覆蓋率低的缺點，該方法采用互聯(lián)資源文件比對的方法實現(xiàn)互聯(lián)線連接驗證，因為互聯(lián)資源文件包含所有的互聯(lián)信息，所以可以實現(xiàn)100%覆蓋率，采用動態(tài)仿真實現(xiàn)高覆蓋率需要大量仿真用例，且很難實現(xiàn)100%覆蓋。同時生成互聯(lián)資源GOLDEN文件、解析實際電路得到互聯(lián)資源文件和兩個互聯(lián)資源文件的比對都可以在很短的時間內(nèi)實現(xiàn)，整個驗證過程可以在一天時間內(nèi)完成，相對于傳統(tǒng)的動態(tài)仿真一個用例動輒需要幾天時間以上，大大提高了驗證效率。該方法具有速度快、覆蓋率高的優(yōu)點，可以快速有效地發(fā)現(xiàn)FPGA設計前期所導致的互連線連接錯誤，提高FPGA產(chǎn)品開發(fā)速度，縮短整個設計周期，具有重要的參考和實用價值。