高　成，張明杰，黃姣英

(北京航空航天大學(xué) 可靠性與系統(tǒng)工程學(xué)院，北京 100191)

隨著制造工藝的進(jìn)步，集成電路的集成度和設(shè)計(jì)復(fù)雜度迅猛提升，測(cè)試也越來越復(fù)雜，如今集成電路基本依靠自動(dòng)測(cè)試設(shè)備(automatic test equipment，ATE)完成，評(píng)測(cè)ATE測(cè)試的可靠性成為目前集成電路評(píng)測(cè)中的瓶頸問題，也是鑒定檢驗(yàn)中的測(cè)試難題。

接口板的可靠性直接影響著測(cè)試程序運(yùn)行的正確性，因此，測(cè)試接口板(device interface board，DIB)可靠性評(píng)審是測(cè)試程序評(píng)審的重要環(huán)節(jié)[1]。按照軍用電子元器件科研項(xiàng)目鑒定檢驗(yàn)程序的要求，單片集成電路提交鑒定檢驗(yàn)時(shí)必須提供測(cè)試夾具接口板。但由于缺少對(duì)研制單位提供的測(cè)試夾具接口板進(jìn)行評(píng)價(jià)和確認(rèn)的相關(guān)標(biāo)準(zhǔn)、規(guī)范、方法等依據(jù)，使得檢驗(yàn)機(jī)構(gòu)無法對(duì)研制單位提交的申請(qǐng)材料進(jìn)行有效確認(rèn)，并且也無法對(duì)測(cè)試結(jié)果進(jìn)行確定性評(píng)價(jià)。因此，當(dāng)前大規(guī)模集成電路鑒定檢驗(yàn)中，電性能測(cè)試環(huán)節(jié)存在測(cè)試不全面、結(jié)果不準(zhǔn)確、考核不一致的問題。

目前，國(guó)內(nèi)外在印制電路板(PCB)設(shè)計(jì)和信號(hào)完整性研究方面取得了較多成果。國(guó)外關(guān)于單板信號(hào)完整性問題的研究已較為成熟，如TOLESCU等[2]對(duì)差分線進(jìn)行研究，提取了其分布參數(shù)并建立耦合線模型；隨后RUBIN[3]提取和測(cè)量了差分線的特性阻抗等參數(shù)；PANTIC-TANNER等[4]研究了電源線對(duì)信號(hào)線的串?dāng)_影響，提出了減小走線并行長(zhǎng)度、增加走線距離等減小串?dāng)_的方法；HSU等[5]通過預(yù)布局和布局后的質(zhì)量檢驗(yàn)，有效減小了串?dāng)_影響；SEUNGYOUNG等[6]分析了差分線的衰減和時(shí)延，特別是阻抗匹配等基本的信號(hào)完整性問題。國(guó)內(nèi)研究中于學(xué)萍等[7]研究了割裂地對(duì)信號(hào)線間串?dāng)_的影響，提出了保護(hù)帶屏蔽干擾線的方法；宋占海等[8]研究了垂直交叉線之間串?dāng)_的影響；張建新[9]采用隔離帶法來減小串?dāng)_，并針對(duì)某一有信號(hào)完整性問題的電路板，選取頻率為50 MHz的關(guān)鍵時(shí)鐘網(wǎng)絡(luò)進(jìn)行分析，用終端匹配法減小反射。

筆者通過分析印制電路板設(shè)計(jì)和制作過程對(duì)測(cè)試接口板可靠性的影響，提取影響接口板可靠性的因素，確定測(cè)試接口板可靠性的評(píng)審要素，提出自動(dòng)測(cè)試設(shè)備測(cè)試接口板可靠性的評(píng)審要求。

1　測(cè)試接口板可靠性的影響因素分析

1.1　設(shè)計(jì)因素

(1)測(cè)試接口板層數(shù)。大多數(shù)的混合信號(hào)測(cè)試接口板由6～10層的PCB形成。不同被測(cè)設(shè)備(device under test，DUT)的測(cè)試接口板中布線層有著很大的區(qū)別。內(nèi)層一般來說是用來接地和連接電源，還有一些非關(guān)鍵性的信號(hào)；而外層則用來處理關(guān)鍵信號(hào)，由于外層較為關(guān)鍵且易于觀察，故必要時(shí)可以在測(cè)試過程中增加一些測(cè)試點(diǎn)。

(2)測(cè)試接口板材料。測(cè)試接口板可以由很多種材料制成。互聯(lián)材料一般是銅，絕緣層材料一般是FR4玻璃絲。其中，玻璃絲價(jià)格低，且擁有優(yōu)良的電學(xué)性能，其頻率可以達(dá)到幾百兆赫，當(dāng)頻率達(dá)到1GHz時(shí)，就需要Telfon或Cynate ester等材料。Telfon擁有良好的微波特性，包括較低的信號(hào)損失和較低的絕緣成份，但硬度不夠強(qiáng)；Cynate ester則擁有很高的頻率和強(qiáng)度。因此，將這兩種材料混合，得到的新材料的性能介于兩者之間。

(3)測(cè)試接口板接地和電源布線設(shè)計(jì)。接地點(diǎn)是在一個(gè)電子系統(tǒng)中各種接地的電子連接和物理安置。接地是進(jìn)行高頻、小信號(hào)器件測(cè)試中必須且較難掌握的測(cè)試接口板設(shè)計(jì)技術(shù)。接地不好會(huì)導(dǎo)致電壓下降、電感跳變、電容串?dāng)_、通頻帶改變等問題，從而影響測(cè)量精度或產(chǎn)生噪聲。獲得合適接地點(diǎn)的一個(gè)方法是密切注意測(cè)試接口板和測(cè)試中通過路徑、連線和平面的電流，尤其是在接地連接處由阻抗下降引發(fā)的直流測(cè)量誤差。

在一個(gè)混合信號(hào)測(cè)試中，電源供給使用一個(gè)典型的4線卡爾文結(jié)構(gòu)進(jìn)行連接。每一個(gè)卡爾文連接包括加電高電位(HF)、加電低電位(LF)或接地電流回路、測(cè)量高電位(HS)、測(cè)量低電位(LS)4根獨(dú)立線。測(cè)量低電位線與DGS相當(dāng)。因此所有供給可使用一個(gè)單一的DGS線作為測(cè)量低電位的參考標(biāo)準(zhǔn)。

接地面在測(cè)試接口板中的所有接地點(diǎn)中提供了低電感連接。類似地，為減小所有電源結(jié)點(diǎn)間的系列電感，電源層可按一定路線輸送電源。電源和接地層可以分成若干部分，每一部分?jǐn)y帶不同的信號(hào)，如+12V、+5V、-5V，而不需要為每一個(gè)電源供給提供獨(dú)立的PCB層。

在一個(gè)混合信號(hào)的測(cè)試接口板中，一般至少有兩個(gè)獨(dú)立的接地層。其中一個(gè)層為傳輸線路徑傳遞數(shù)字信號(hào)地，這個(gè)層遵從于由數(shù)字信號(hào)引起的快速變化的電流。因此，該層顯示出由于電流和其自身電感相互作用引起相對(duì)較大的電壓尖刺，在測(cè)試接口板體系中，這個(gè)地層常常被稱為DGND(數(shù)字地)；另一個(gè)層為模擬信號(hào)使用的AGND(模擬地)[10]。

(4)測(cè)試接口板主要元器件選用。測(cè)試接口板元器件的選用要使元器件的性能、指標(biāo)、封裝形式滿足測(cè)試接口板的設(shè)計(jì)要求，更重要的是要考慮元器件的溫度漂移、時(shí)間漂移、參數(shù)分布差異可能對(duì)測(cè)試接口板造成的影響，盡可能選用小體積封裝、溫度漂移小的元器件。同時(shí)也要注意元器件的溫度范圍，必須在被測(cè)集成電路三溫測(cè)試條件下能夠穩(wěn)定工作。

測(cè)試接口板上的DUT引腳和電路，在測(cè)試工作時(shí)有可能使用端測(cè)試插頭或電流接觸器組件進(jìn)行暫時(shí)連結(jié)。值得注意的是插頭和電流接觸器組件適配座的金屬連結(jié)表現(xiàn)出額外的電阻、自感系數(shù)和接地電容，尤其在高頻下，有時(shí)插頭和接觸器甚至?xí)饻y(cè)量失敗。因此適配座是否可用對(duì)于集成電路測(cè)試也十分重要，除了不能對(duì)器件造成損傷等基本要求外，適配座應(yīng)滿足待測(cè)器件的耐電壓、電流、頻率等工作條件。在測(cè)不同封裝器件時(shí)要更換適配座，適配座的使用次數(shù)也應(yīng)滿足要求。

1.2　信號(hào)傳輸完整性影響因素

對(duì)于測(cè)試速率為100 Mbps以上的專用集成電路測(cè)試系統(tǒng)，必須充分考慮信號(hào)傳輸完整性的問題，即從測(cè)試板到負(fù)載板的信號(hào)傳輸應(yīng)能夠滿足測(cè)試的要求，而從負(fù)載板到被測(cè)器件中間的信號(hào)傳輸就是測(cè)試用戶需要考慮的問題，主要是測(cè)試接口板的設(shè)計(jì)問題[11]。如何實(shí)現(xiàn)這個(gè)轉(zhuǎn)接過程的信號(hào)無失真?zhèn)鬏?，?duì)整個(gè)測(cè)試過程至關(guān)重要。

信號(hào)檢測(cè)的理想情況是測(cè)試系統(tǒng)產(chǎn)生的輸出信號(hào)無失真地加到被測(cè)器件的輸入引腳，同時(shí)被測(cè)器件的輸出信號(hào)無失真地返回到測(cè)試系統(tǒng)的信號(hào)輸入端子，即整個(gè)信號(hào)的傳輸“完整且未受損”，即信號(hào)傳輸?shù)耐暾訹12]。具有良好完整性的數(shù)字信號(hào)應(yīng)是干凈、快速跳變信號(hào)，具有穩(wěn)定、有效的電平，準(zhǔn)確的時(shí)間位置，且沒有瞬態(tài)變化。

如何更快、更好地提供檢測(cè)，已經(jīng)不是簡(jiǎn)單提高測(cè)試系統(tǒng)速率的問題。當(dāng)測(cè)試信號(hào)頻率增加時(shí)，電路板上的走線已不再是簡(jiǎn)單的導(dǎo)體。在較低的信號(hào)頻率下，信號(hào)傳輸走線主要表現(xiàn)為阻抗特性；當(dāng)頻率增加時(shí)，走線的分布參數(shù)電感、電容開始起作用，這些都會(huì)對(duì)測(cè)試信號(hào)傳輸?shù)耐暾援a(chǎn)生不利影響。

為保證測(cè)試接口板傳輸信號(hào)的完整性，測(cè)試接口板設(shè)計(jì)中應(yīng)注意以下問題：數(shù)字信號(hào)衰減與同步、建立或保持等時(shí)間相關(guān)問題，模擬信號(hào)的衰減問題，電源和地的變化問題，故障、信號(hào)過沖、串?dāng)_及多余的噪聲問題等，因此需要在連線的屏蔽、驅(qū)動(dòng)保護(hù)、傳輸線的分布參數(shù)、終端阻抗匹配、接地和電源設(shè)計(jì)等方面采取控制措施。

2　測(cè)試接口板可靠性評(píng)審要素

根據(jù)對(duì)測(cè)試接口板可靠性影響因素的分析，可以確定測(cè)試接口板可靠性評(píng)審要素，如圖1所示。評(píng)審要素分為2級(jí)，第一級(jí)要素包括負(fù)載板可靠性、適配座可用性和信號(hào)完整性3個(gè)要素，第一級(jí)要素又可細(xì)分為若干個(gè)底層評(píng)審要素，即為ATE測(cè)試接口板可靠性評(píng)審的最終評(píng)審要素。依據(jù)涉及內(nèi)容的不同，每個(gè)評(píng)審要素確定的評(píng)審內(nèi)容有所不同，最終提煉得到ATE測(cè)試接口板可靠性評(píng)審方法與要求。評(píng)審要求覆蓋工藝、材料、電源等設(shè)計(jì)影響因素，同時(shí)還覆蓋阻抗匹配、電磁兼容等信號(hào)完整性的影響因素。①負(fù)載板可靠性。負(fù)載板可靠性主要評(píng)審接口板的信號(hào)、電源等布線布局分布情況，層數(shù)、板厚是否符合要求，負(fù)載板的設(shè)計(jì)對(duì)測(cè)試的影響等。②適配座可用性。適配座的可用性主要關(guān)注適配座耐壓值、頻率、電流、使用次數(shù)、耐溫等要求。③信號(hào)完整性。信號(hào)完整性主要關(guān)注阻抗匹配、傳輸線特性、電磁兼容性等多種影響信號(hào)傳輸?shù)囊蛩?，以及評(píng)審接口板對(duì)信號(hào)傳輸過程的影響因素。

圖1　接口板可靠性評(píng)審要素

3　測(cè)試接口板可靠性評(píng)審方法與要求

3.1　測(cè)試負(fù)載板的可靠性評(píng)審

(1)電源連接方式。電源個(gè)數(shù)、電源電壓值、電流功耗是否滿足器件規(guī)范的最大指標(biāo)要求；每組電源和地之間是否放置濾波電容；對(duì)主要工作電壓需要有單獨(dú)的電源層。

(2)地(GND)連接方式。負(fù)載板中需要有單獨(dú)的地層，如果器件存在數(shù)字地和模擬地，模擬地和數(shù)字地要分開，并通過磁珠或0歐姆電阻進(jìn)行連接。

(3)信號(hào)管腳連接方式。被測(cè)信號(hào)管腳要與測(cè)試系統(tǒng)進(jìn)行連接，所選測(cè)試系統(tǒng)的通道數(shù)要滿足被測(cè)器件的信號(hào)管腳數(shù)要求。

(4)接插件連接方式。負(fù)載板與測(cè)試系統(tǒng)進(jìn)行連接，需要相應(yīng)的接插件，接插件的性能要滿足信號(hào)傳輸?shù)念l率和負(fù)載要求，同時(shí)也要滿足一定次數(shù)的插拔要求。

(5)適配座選用。適配座要選用測(cè)試插座，滿足器件最大工作電壓、最大功耗、最高工作頻率等指標(biāo)要求，同時(shí)也要滿足一定次數(shù)的測(cè)試要求。

(6)布線方式。測(cè)試負(fù)載板上盡量避免飛線連接的情況，對(duì)于大規(guī)模集成電路中的同組或同類型信號(hào)，在負(fù)載板上的布線最好等長(zhǎng)或接近等長(zhǎng)，以免由于信號(hào)線的長(zhǎng)度相差太大，導(dǎo)致信號(hào)傳輸延遲不同，影響器件的正常工作，布線拐角盡可能大于90°，也盡量少用90°拐角，走線盡量在焊接面，少用過孔跳線。

(7)負(fù)載板材質(zhì)。當(dāng)信號(hào)的傳輸頻率低于1 GHz時(shí)，可以選用FR4制作負(fù)載板；當(dāng)信號(hào)的傳輸頻率高于1 GHz時(shí)，要選用更高級(jí)別的材質(zhì)，常用的有羅杰斯或其他能滿足信號(hào)的傳輸頻率的材質(zhì)。

(8)外圍元器件。測(cè)試負(fù)載板上如果有電阻、電容、繼電器、信號(hào)轉(zhuǎn)接頭、指示燈、按鈕開關(guān)等元器件，需要滿足被測(cè)器件的指標(biāo)要求。

(9)標(biāo)識(shí)。測(cè)試負(fù)載上要有明顯的標(biāo)識(shí)，如器件的型號(hào)、器件的放置方向、電源和地等標(biāo)識(shí)，以方便程序調(diào)試和生產(chǎn)測(cè)試。標(biāo)識(shí)信息已經(jīng)成為現(xiàn)代元器件管理系統(tǒng)中的重要組成部分[13]。

(10)耐溫要求。根據(jù)被測(cè)器件的最大工作溫度范圍來確定，滿足低溫-55 ℃、高溫150 ℃的要求。

(11)負(fù)載板厚度。負(fù)載板厚度要根據(jù)適配座要求來定，對(duì)于插針式適配座，厚度不能超過針腳長(zhǎng)度；對(duì)于頂針式適配座，其厚度不能超過定位螺絲長(zhǎng)度。

3.2　適配座的可用性評(píng)審

(1)耐壓要求。適配座應(yīng)滿足器件最大工作電壓要求。

(2)電流要求。集成電路的規(guī)模越大，工作頻率越高，其工作電流也會(huì)相應(yīng)提高?，F(xiàn)在部分大規(guī)模集成電路的工作電流超過1 A，對(duì)適配座的要求也就比較高，普通的適配座難以滿足要求，大部分需要進(jìn)行特殊定制，為了在調(diào)試器件時(shí)確保器件的正常運(yùn)行，延長(zhǎng)適配座的使用壽命，在適配座上需附有散熱裝置。

(3)頻率要求。為了讓器件在高頻下能夠正常工作，適配座的信號(hào)傳輸要能夠滿足器件最高工作頻率的要求。

(4)使用次數(shù)要求。在進(jìn)行大規(guī)模集成電路調(diào)試或測(cè)試時(shí)，需要經(jīng)常更換電路，適配座需要具有一定次數(shù)的使用要求。

(5)對(duì)器件管腳無損傷。適配座與被測(cè)器件要吻合，確保與器件管腳的接觸良好，對(duì)器件的管腳無損傷。

(6)耐溫要求。根據(jù)被測(cè)器件的最大工作溫度范圍來確定，滿足低溫-55 ℃、高溫150 ℃的要求。

3.3　測(cè)試接口板信號(hào)完整性要求

(1)電源資源分配。根據(jù)器件工作電源的個(gè)數(shù)、電壓值、電流功耗要求等，按照測(cè)試系統(tǒng)的資源能力對(duì)電源進(jìn)行合理的分配。器件的同組電源可以通過增加電源層的方式連接在一起，不同組但電壓值相同的電源可以根據(jù)器件要求或系統(tǒng)資源情況決定是否分開連接，電壓值不同的電源必須進(jìn)行分開連接。

(2)信號(hào)資源分配。大規(guī)模集成電路除了電源和地管腳外，對(duì)于其他的信號(hào)管腳，需要根據(jù)信號(hào)的傳輸頻率要求分配到測(cè)試系統(tǒng)資源上。

(3)布線頻率要求。在進(jìn)行測(cè)試接口板設(shè)計(jì)時(shí)，必須要考慮信號(hào)的傳輸頻率，不同級(jí)別的傳輸頻率對(duì)布線的長(zhǎng)度、寬度、甚至PCB板材料的要求都不同。

(4)阻抗匹配要求。為了達(dá)到信號(hào)傳輸?shù)耐暾?，?duì)信號(hào)傳輸線進(jìn)行阻抗匹配。

(5)信號(hào)線的等長(zhǎng)要求。同一類型的數(shù)據(jù)線，要進(jìn)行等長(zhǎng)設(shè)計(jì)，以減少信號(hào)傳輸時(shí)延之差，工作頻率越高的器件對(duì)信號(hào)的等長(zhǎng)要求也會(huì)越高。同類型的信號(hào)線要在同一層進(jìn)行走線。

(6)電源和地要求。測(cè)試接口板都有單獨(dú)的電源層和地層，在每組電源和地之間都要放置一定數(shù)量的去耦電容。

(7)信號(hào)和元器件標(biāo)識(shí)。好的測(cè)試接口板上對(duì)信號(hào)和元器件都有清晰的標(biāo)識(shí)，便于焊接和調(diào)試。如對(duì)于多組電源，清晰的標(biāo)識(shí)可使連接時(shí)不會(huì)出現(xiàn)器件放置方向混亂的情況，避免在調(diào)試或使用過程中出現(xiàn)錯(cuò)誤，燒壞器件或測(cè)試板。

(8)材質(zhì)要求。測(cè)試接口的材質(zhì)要求與負(fù)載板的要求一致。

(9)屏蔽要求。對(duì)于系統(tǒng)電磁干擾較為嚴(yán)重的情況，需要采用屏蔽措施。

(10)隔離要求。對(duì)于系統(tǒng)地的噪聲較大、系統(tǒng)電壓差較大等情況，需要采用隔離技術(shù)。

4　結(jié)論

針對(duì)目前缺乏關(guān)于ATE測(cè)試接口板可靠性評(píng)審方法的問題，分析影響可靠性的因素，提取評(píng)審要素，提出從負(fù)載板可靠性、適配座可用性和信號(hào)完整性3個(gè)方面對(duì)測(cè)試接口板可靠性進(jìn)行評(píng)審的方法，具體評(píng)審要求為：①負(fù)載板可靠性評(píng)審要求包括電源、地、信號(hào)管腳及接插件的連接方式，適配座的選用，布線方式，負(fù)載板的材質(zhì)、厚度，外圍元器件，標(biāo)識(shí)，耐溫要求；②適配座可用性評(píng)審要求包括耐壓要求、電流要求、頻率要求、使用次數(shù)要求、對(duì)器件管腳無損傷、耐溫要求；③信號(hào)完整性評(píng)審要求包括電源、信號(hào)資源分配，布線頻率要求，阻抗匹配要求，信號(hào)線的等長(zhǎng)要求，電源和地要求，信號(hào)和元器件標(biāo)識(shí)，材質(zhì)要求，屏蔽要求，隔離要求。該評(píng)審方法和要求可為軍用超大規(guī)模集成電路鑒定檢驗(yàn)提供評(píng)測(cè)依據(jù)，為測(cè)試程序的運(yùn)行提供技術(shù)參考，增強(qiáng)鑒定檢驗(yàn)中大規(guī)模集成電路測(cè)試的可控性。

參考文獻(xiàn)：

[1]曾峰，鞏海洪，曾波.印刷電路板設(shè)計(jì)與制作[M].北京：北京電子工業(yè)出版社,2002:63-96.

[2]TOLESCU A, SVASTA P. Characterization of differential interconnects from time domain reflectometry measurements[C]∥ The 24th International Spring Seminar on Electronics Technology. [S.l.]：IEEE, 2001:298-301.

[3]RUBIN B J.Understanding modeling and measurements of differential transmission lines[C]∥IEEE 10th Topical Meeting on Electrical Performance of Electronic Packaging. [S.l.]：IEEE，2001:313-316.

[4]PANTIC-TANNER Z, SALGADO E, GISIN F. Cross coupling between power and signal traces on printed circuit boards[C]∥1998 IEEE EMC Symposium. [S.l.]：IEEE,1998:624-628.

[5]HSU J, SU T, LI Y L, et al. Fast signal integrity methodology for PCB pre-layout analysis and layout quality check[C]∥2013 IEEE 63rd Electronic Components and Technology Conference. [S.l.]：IEEE, 2013:2012-2017.

[6]SEUNGYOUNG A,LU A C W,WEI F, et al. Effects of process variation on signal integrity for high speed differential signaling on package level[C]∥The 4th Electronics Packaging Technology Conference. [S.l.]：IEEE，2002: 249-253.

[7]于學(xué)萍,呂英華,馮曉俊,等.割裂大地對(duì)數(shù)字信號(hào)的影響[J].電波科學(xué)學(xué)報(bào),2002,17(5):490-494.

[8]宋占海,劉元安,黎淑蘭,等.對(duì)垂直交叉線中串?dāng)_的分析[J].電波科學(xué)學(xué)報(bào),2003,18(4):457-461.

[9]張建新.高速PCB的信號(hào)和電源完整性問題研究[D].西安：西安電子科技大學(xué),2012.

[10]GRANBERG T. Digital techniques for high-speed design[M].[S.l.]:[s.n.], 2006:6-23.

[11]曲詠哲,李玉山,閆旭,等.電容耦合連接器及其信號(hào)完整性分析[J].西安電子科技大學(xué)學(xué)報(bào)(自然科學(xué)版),2011,38(5):159-164.

[12]ZHANG M S, MAO J F, LONG Y L. Power noise suppression using power-and-ground via pairs in multilayered printed circuit boards[J]. IEEE Transactions on Components，Packaging & Manufacturing Technology, 2011,1(3):374-385.

[13]賀曉燕,陳兵,汪慧,等.基于 C/S 結(jié)構(gòu)的元器件管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].武漢理工大學(xué)學(xué)報(bào)(信息與管理工程版),2015，37(2):143-146.