涂文元

【摘 要】依據(jù)EDA自頂向下的設(shè)計(jì)流程進(jìn)行交通燈控制系統(tǒng)設(shè)計(jì)，采用VHDL語言編寫各功能模塊，生成各模塊符號(hào)圖，把各模塊符號(hào)圖以原理圖的形式連在一起得到系統(tǒng)頂層設(shè)計(jì)。并在QuartusII9.0集成開發(fā)環(huán)境里進(jìn)行編譯、仿真和綜合，最后下載到實(shí)驗(yàn)箱進(jìn)行調(diào)試，調(diào)試結(jié)果表明：交通燈的狀態(tài)切換，倒計(jì)時(shí)時(shí)間顯示均可實(shí)現(xiàn)。

【關(guān)鍵詞】EDA；VHDL語言；QuartusII

中圖分類號(hào)： TP273 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 2095-2457（2017）20-0073-002

Design of Traffic Light Control System Based on

TU Wen-yuan

（Department of Physics and Electronic Information Engineering，Minjiang University，F(xiàn)uzhou Fujian 350108，China）

【Abstract】Based on EDA's top-down design flow，the traffic light control system is designed.The function modules are written in VHDL language，and the module symbol maps are generated.The symbol diagrams are connected together in the form of schematics to get the top design of the system The And in QuartusII9.0 integrated development environment for compilation，simulation and synthesis， and finally downloaded to the experimental box for debugging，debugging results show that：traffic lights state switch， countdown time display can be achieved.

【Key words】EDA；VHDL language；QuartusII

0 引言

隨著可編程邏輯器件應(yīng)用的日益廣泛，以大規(guī)模可編程邏輯器件為基礎(chǔ)的 EDA 技術(shù)打破了軟硬件之間的設(shè)計(jì)界限，使硬件系統(tǒng)軟件化，這已成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)[1]。VHDL語言，語法結(jié)構(gòu)嚴(yán)謹(jǐn)，描述功能強(qiáng)大，可用簡潔明了的代碼實(shí)現(xiàn)復(fù)雜的邏輯電路設(shè)計(jì)；而且VHDL語言支持從系統(tǒng)級(jí)到門級(jí)所有層次的設(shè)計(jì)，支持自頂向下的模塊化設(shè)計(jì)方法，在電子設(shè)計(jì)領(lǐng)域，已被廣泛使用[2]。本文詳述了使用 VHDL語言實(shí)現(xiàn)對(duì)交通燈控制系統(tǒng)的層次化設(shè)計(jì)，將VHDL文本輸入和圖形輸入兩種方式混合使用，實(shí)現(xiàn)交通燈控制系統(tǒng)的設(shè)計(jì)。

1 交通燈控制系統(tǒng)的設(shè)計(jì)要求

交通燈控制系統(tǒng)實(shí)現(xiàn)如下要求[3]：（1） 主、支干道各設(shè)有一個(gè)綠、黃、紅指示燈，兩位數(shù)碼管用于顯示倒記時(shí)時(shí)間。（2） 主干道處于常允許通行狀態(tài)，而支干道有車來才允許通行。當(dāng)主干道允許通行亮綠燈時(shí)，支干道亮紅燈。而支干道允許通行亮綠燈時(shí)，主干道亮紅燈。（3） 當(dāng)主、支干道都有車流時(shí)，兩者交替允許通行。主干道每次放行時(shí)間45秒，支干道每次放行時(shí)間25秒。在每次由亮綠燈變?yōu)榱翢舻霓D(zhuǎn)換過程中，要亮5秒的黃燈作為過渡，并進(jìn)行倒計(jì)時(shí)顯示。

2 交通燈控制系統(tǒng)各模塊設(shè)計(jì)與實(shí)現(xiàn)

2.1 狀態(tài)控制模塊

控制模塊電路clk為輸入時(shí)鐘，sm為主干道傳感信號(hào)，sb為支干道傳感信號(hào)，mg為主干道綠燈輸出，mr為主干道上的紅燈輸出，my為主干道的黃燈輸出，bg為支干道的綠燈輸出，br為支干道上紅燈輸出，by為支干道黃燈輸出。

控制模塊主要根據(jù)外部送來的sb、sm信號(hào)的狀態(tài)去控制交通燈輸出狀態(tài)的切換并輸出信號(hào)燈驅(qū)動(dòng)信號(hào)。當(dāng)sm=1、sb=1，即主干道和支干道都有車輛通過時(shí)，初始處于S1狀態(tài)，主干道顯示綠燈，支干道顯示紅燈，倒計(jì)時(shí)45秒后轉(zhuǎn)入S2狀態(tài)，則控制器使主干道切換為黃燈，支干道為紅燈；此后按照表1的狀態(tài)循環(huán)。控制模塊的仿真圖如圖2所示。

2.2 定時(shí)單元模塊

1）45秒定時(shí)單元

45秒定時(shí)單元輸入端口為clk、en45和支干道傳感信號(hào)sb，輸出端口為八位主干道時(shí)間數(shù)據(jù)dout45m和支干道時(shí)間數(shù)據(jù)dout45b，當(dāng)sb=1且en45=1時(shí)，執(zhí)行45秒倒計(jì)時(shí)功能。

2）25秒定時(shí)單元

25秒定時(shí)單元符輸入端口為clk、en25、主干道傳感信號(hào)sm和支干道傳感信號(hào)sb，輸出端口為八位主干道時(shí)間數(shù)據(jù)dout25m和支干道時(shí)間數(shù)據(jù)dout25b。當(dāng)sb=0或者sm=0時(shí)，即主干道、支干道任意一道都沒有車輛通過時(shí)，不進(jìn)行倒計(jì)時(shí)；當(dāng)sb=1、sm=1且en25=1時(shí)，時(shí)鐘來到即執(zhí)行25秒倒計(jì)時(shí)功能，開始倒計(jì)時(shí)；若en25=0，則不進(jìn)行倒計(jì)時(shí)。

3）5秒定時(shí)單元

5秒定時(shí)單元輸入端口為clk、主干道使能en05m和支干道使能en05b，輸出端口為八位時(shí)間數(shù)據(jù)dout5。當(dāng)en05m=1或者en05b=1時(shí)即表示主干道或支干道處于正常工作狀態(tài)，時(shí)鐘來到就開始實(shí)行倒計(jì)時(shí)，主干道、支干道倒計(jì)時(shí)均為5秒。

2.3 顯示控制單元模塊

顯示控制單元模塊以定時(shí)模塊的輸出ain05、ain25b、ain25m 、ain45b、ain45m和en05b、en05m、en25、en45四個(gè)使能信號(hào)作為輸入信號(hào)，選擇決定要送數(shù)碼管顯示的8位倒計(jì)時(shí)時(shí)間數(shù)據(jù)doutb、doutm。

2.4 譯碼器單元模塊

該模塊主要是完成四位BCD碼到7位數(shù)碼管顯示數(shù)據(jù)的譯碼功能，驅(qū)動(dòng)主干道與支干道的數(shù)碼管，使其能夠正常顯示倒計(jì)時(shí)時(shí)間。輸入端口為ain4，輸出端口為dout7。

2.5 系統(tǒng)頂層原理圖設(shè)計(jì)

在以上各模塊都編譯通過且仿真正確的基礎(chǔ)上，采用原理圖輸入的設(shè)計(jì)方法，將上述各模塊連在一起，創(chuàng)建了系統(tǒng)頂層原理圖如圖1所示。

頂層設(shè)計(jì)仿真正確后，選定好所選用的實(shí)驗(yàn)系統(tǒng)的配置芯片，鎖定引腳，完成引腳配置，重新進(jìn)行編譯綜合后，即可生成下載文件，將此文件下載到選定的目標(biāo)芯片，接上外圍器件，完成整個(gè)系統(tǒng)的設(shè)計(jì)。經(jīng)過在杭州康芯電子有限公司生產(chǎn)的GW48EDA/SOPC實(shí)驗(yàn)開發(fā)系統(tǒng)下載驗(yàn)證，該設(shè)計(jì)完全符合交通燈控制系統(tǒng)的功能要求。

3 結(jié)束語

本系統(tǒng)借助VHDL語言和QUARTUSII開發(fā)軟件，快速、簡明地實(shí)現(xiàn)了交通燈控制系統(tǒng)的功能，根據(jù)上述設(shè)計(jì)實(shí)例，可以看出通過VHDL語言實(shí)現(xiàn)電子系統(tǒng)設(shè)計(jì)，是一個(gè)以軟件設(shè)計(jì)為主，器件配置相結(jié)合的過程，使得設(shè)計(jì)更為靈活方便，設(shè)計(jì)周期也可大大減小，提高了設(shè)計(jì)效率和可靠性[4]。VHDL 語言作為一種標(biāo)準(zhǔn)的硬件描述語言，具備強(qiáng)大的行為描述能力和移植復(fù)用能力，支持復(fù)雜電路設(shè)計(jì)的層次化分解和已有設(shè)計(jì)的移植再利用，已經(jīng)成為電子系統(tǒng)設(shè)計(jì)不可或缺的重要工具。

【參考文獻(xiàn)】

[1]潘松，黃繼業(yè).EDA技術(shù)使用教程.北京：科學(xué)出版社，2013.8.

[2]江思敏.VHDL數(shù)字電路及系統(tǒng)設(shè)計(jì)[M].北京：機(jī)械工業(yè)出版社，2006.181-203.

[3]黃健，譚永梅.基于CPLD 的交通控制系統(tǒng)設(shè)計(jì)[J].《自動(dòng)化技術(shù)與應(yīng)用》，2010（08）.

[4]王彩鳳.VHDL語言在電子設(shè)計(jì)中的應(yīng)用[J].《實(shí)驗(yàn)科學(xué)與技術(shù)》，2014（4）.endprint