吳 迪，楊格亮，李 斌

（中國電子科技集團公司 第五十四研究所，河北 石家莊 050081）

平面螺旋電感優(yōu)化設(shè)計方法

吳 迪，楊格亮，李 斌

（中國電子科技集團公司 第五十四研究所，河北 石家莊 050081）

平面螺旋電感是射頻集成電路中廣泛應(yīng)用的重要器件，它決定著一些組成關(guān)鍵電路的主要性能指標(biāo)，因此對于平面螺旋電感進行優(yōu)化設(shè)計顯得極為重要.文章主要介紹通過對比研究片上螺旋電感參考地的布圖方式、參考地的寬度和參考地距離中心線圈的距離等3個方面的不同配置對片上螺旋電感的影響來研究參考地的優(yōu)化設(shè)計.電磁場仿真結(jié)果顯示，參考地的引入會降低電感的感值L、惡化電感的品質(zhì)因子Q，參考地越窄或者參考地越遠(yuǎn)，電感的感值越大，Q值越高，因此，可以通過配置參考地實現(xiàn)片上螺旋電感的優(yōu)化設(shè)計.

集成電路；平面螺旋電感；感值；品質(zhì)因子；參考地

0 引言

在集成電路設(shè)計領(lǐng)域，由于半導(dǎo)體集成電路的高速發(fā)展，高度集成的射頻芯片正在逐漸代替以往用分立元件實現(xiàn)的射頻電子電路，因為電路中有源器件本來就容易集成，所以無源器件能否高度集成自然成為了實現(xiàn)射頻芯片高度集成的主要重難點，無源器件實現(xiàn)高集成度主要有以下幾個優(yōu)點，從成本上來說，通常情況下在PCB板上有源晶體管、無源電阻、電容和電感之間的成本依次相差10倍，而射頻電路的重要組成部分恰恰是在射頻電路中占比例小而成本較低的無源器件如電感、電容和電阻，更為關(guān)鍵的一點是當(dāng)電容和電感可以實現(xiàn)片上集成時，那么射頻電路中就很容易在片內(nèi)實現(xiàn)電路的輸入輸出匹配以降低信號的反射，從而減少了片外設(shè)計，降低了設(shè)計和制造成本；功耗方面，當(dāng)無源器件實現(xiàn)高集成度時，芯片的管腳引線和PCB板上的連線會大大減少，也因此降低了因為這些連線而導(dǎo)致的信號損耗，從而降低了功耗；芯片面積方面，PCB板上電路被分立無源器件占用了大部分的面積，因此整合板上的分立無源器件，僅用一塊IC實現(xiàn)他們的功能便成了實現(xiàn)電子產(chǎn)品小型化的一種可行性方法；可靠性方面，高集成度的射頻芯片將本應(yīng)該焊接在PCB板上的元器件全都實現(xiàn)了芯片內(nèi)部集成，從而減少了PCB板上的焊接點，進而使得由于焊接點虛焊而產(chǎn)生較大寄生效應(yīng)的幾率降低，增強了系統(tǒng)可靠性；電路設(shè)計方面，當(dāng)芯片高度集成時，就可以實現(xiàn)無源器件的片內(nèi)匹配，從而設(shè)計人員可以更加靈活的設(shè)計芯片內(nèi)部電路和片外電路.總之，無源器件實現(xiàn)高集成度既可以降低PCB板的電路成本，還可以減少由于片外連線而引起的功耗，有利于實現(xiàn)電路的靈活設(shè)計、產(chǎn)品小型化并增強系統(tǒng)的可靠性等.而電感的集成又是無源器件實現(xiàn)高度集成化的一個重要方面，因此，集成片上電感的設(shè)計與優(yōu)化成為了射頻集成電路設(shè)計的一個重要課題.

應(yīng)用場合的不同對電感器感值的要求也不盡相同，為了滿足電路對感值的要求和節(jié)省芯片面積，通常會采用平面螺旋結(jié)構(gòu)來設(shè)計電感器件.而這種結(jié)構(gòu)又根據(jù)采用工藝的不同可以通過如下3種方式實現(xiàn)，即：四邊形、八邊行形和圓形，如圖1所示.

目前，國內(nèi)外研究平面螺旋電感優(yōu)化設(shè)計的基礎(chǔ)在于對硅基無源器件損耗機理的認(rèn)識，這種損耗主要有3個來源[1]：介質(zhì)的極化損耗、金屬的歐姆損耗和半導(dǎo)體硅襯底與金屬電磁耦合形成的損耗.據(jù)此，可以采用幾種方法來優(yōu)化電感的感值L和品質(zhì)因子Q，如降低金屬的歐姆損耗以優(yōu)化電感的Q值，如：增加線寬[2]、導(dǎo)線使用高電導(dǎo)率金屬[3]、多層金屬并聯(lián)[4]等；或通過設(shè)置屏蔽層在電感的下方來降低電感由于金屬和襯底之間耦合而帶來的損耗[5]；抑或改變元件的形狀[6]，這種方案利用的是在面積一定的情況下，形狀越接近圓形的正多邊形周長越小的原理.然而，在這種情況下，雖然器件的Q值得到了提升，L值卻下降了.近幾年，國內(nèi)外對于平面螺旋電感的研究從未停下腳步，也取得了較為顯著的進展.2014年北京理工大學(xué)地盧沖贏等人通過采用銅金屬懸浮線圈結(jié)構(gòu)減小了片上螺旋電感損耗因素，顯著提高了片上螺旋電感地品質(zhì)因子Q值[12].2015年，印度的Vasu Pulijala等人提出了將Permalloy合金與螺旋電感相結(jié)合，通過調(diào)節(jié)Permalloy合金的厚度，形狀和面積來調(diào)節(jié)電感的感值和品質(zhì)因子，可以將感值的峰值提升200%，品質(zhì)因子的峰值提升700%，但這種結(jié)構(gòu)的缺點是成本過高[14].2016年天津大學(xué)的徐艷萌等人提出了基于低成本塑料基體制作地柔性螺旋電感，相比于傳統(tǒng)的地硅基平面螺旋電感，在高頻時柔性螺旋電感的品質(zhì)因子要更高，這是由于柔性襯底屬于絕緣性襯底，大大減小了襯底損耗[13].同年，馬來西亞大學(xué)地Chee-Cheow Lim等人提出了一種基于硅基螺旋電感地雙層模式屏蔽技術(shù)，通過最優(yōu)地利用2個最底層地金屬層，使電感屏蔽了基板的影響，電感的品質(zhì)因子提升了40%[15].與前人的研究相比，本文則研究電感線圈周圍鋪放的“參考地”對電感的L值和Q值產(chǎn)生的影響，通過配置參考地達到平面螺旋電感優(yōu)化設(shè)計的目的，不加入其他結(jié)構(gòu)與材料，研究更為直接，簡單，應(yīng)用更為廣泛.

圖1 平面螺旋電感的3種實現(xiàn)方式Fig.1 Three implementations of Plate Spiral Inductor

1 參考地的“順置”與“逆置”

圖2所示為電感參考地“順置”和“逆置”的版圖.版圖中的箭頭指向為電流的流動方向.將“順置”簡單地等效為互感增強變壓器，將“逆置”等效為互感削弱型變壓器.由空心變壓器原理[7]可知，無論“順置”還是“逆置”，電感的輸入阻抗Zin都可以用式（1）表達.圖3為2種情況下的仿真結(jié)果.

通過整理可以得到電感的等效輸入電阻Reff和電感值Leff：

圖2 參考地“順置”和“逆置”的版圖Fig.2 Territory of co-phase and anti-phase reference ground

其中：M為電感L1，L2的互感；M1，M2分別為參考地順置和逆置時的互感；ω為電感的工作角頻率，R1，R2為電感的寄生電阻.由式（2） 可知不管參考地“順置”還是“逆置”，其等效電阻相比與原來的電阻都是增加的，而電感的感值相比于原來的感值都是減小的.在圖3中之所以2種情況下的L值和Q值有區(qū)別，是因為2種情況下的互感M1和M2并不相同.其中，可以將“逆置”看作是3股線的耦合，而將“順置”看作是2股線的耦合，因此，“逆置”的互感M2大于“順置”的互感M1.由式（2）可知，“逆置”時電感的等效電阻大于“順置”時電感的等效電阻，而其等效電感則小于“順置”的等效電感.由于電感值的減小引起了自諧振頻率的上升，因此在高頻時，參考地“逆置”電感的Q值要高于“順置”電感的Q值.由此可知，參考地的存在尤其是接地環(huán)的存在會降低片上電感的感值、惡化電感的品質(zhì)因子.

2 參考地的寬度對電感的影響

參考地的寬窄之分就是指當(dāng)參考地自感不變時自身電阻大小發(fā)生的變化.當(dāng)參考地較窄時，式（2）中的R2較大；而當(dāng)參考地較寬時，R2較小.因此，可以證明，當(dāng)ωL2＜R2時，R2小，因此Reff小，Leff小，也就是說參考地越寬，L值越??；而參考地越窄，L值越大.但根據(jù)定義可以知道，Q值的大小的變化并不會表現(xiàn)出一個固定的趨勢.圖4和圖5給出了寬參考地和窄參考地情況下的版圖和仿真結(jié)果.由仿真結(jié)果可以看出，參考地寬窄對電感L值產(chǎn)生的影響與本文上面的分析相吻合，而Q值在頻率的升高時呈現(xiàn)出不固定的規(guī)律，這依然與之前的分析相吻合.

3 參考地的距離對電感的影響

參考地與電感的主線圈之間同時有磁場之間的相互作用以及電場之間的相互作用，而電場的相互作用主要通過參考地和主線圈的耦合電容來表現(xiàn).為了讓本文的研究更具針對性，此處暫時忽略襯底和介質(zhì)的影響.圖6所示為包含CP時的螺旋電感的簡單等效電路，Reff和Leff分別為等效電阻和電感.

根據(jù)圖6，得出該電路的阻抗為

將式（4） 整理后得

圖3 “順置”和“逆置”電感的仿真結(jié)果Fig.3 Simulation results of inductor with co-phase and anti-phase reference ground

圖4 寬參考地和窄參考地對應(yīng)的電感Fig.4 Inductor with wide and narrow reference ground

圖5 寬參考地和窄參考地對應(yīng)的電感仿真結(jié)果Fig.5 Simulation results of inductor with wide and narrow reference ground

圖6 平面螺旋電感的簡單等效電路Fig.6 Simple equivalent circuit of Plate Spiral Inductor

式中，CP為電感線圈與參考地之間的耦合電容.由式（5）可知網(wǎng)絡(luò)因為耦合電容CP的引入而有了諧振點，其自諧振角頻率ωsr=1/（Leff×CP）-1/2.此外，從式（5）的虛部可以看出電路的等效電感也發(fā)生了一些變化.為了可以更加直觀的觀察這種變化，可以觀察一下處于自諧振頻率以內(nèi)的較低頻率所對應(yīng)的等效電感的感值L′eff

式（6） 說明電感在低頻時的感值L′eff因為耦合電容CP的存在而有所降低，并且CP越大這種下降表現(xiàn)的越明顯.同時，電路的Q值也由式（5）決定，即

其中，Q0=ωLeff/Reff由式（2） 和式（3） 決定.從式（7） 可以看出由于CP的存在也使得電路總的Q值下降.為了驗證上述得出的結(jié)論的是否準(zhǔn)確，設(shè)計如圖7所示的電感并仿真在線圈與參考地之間的間距d不同時所對應(yīng)的L值和Q值.仿真結(jié)果分別如圖8和圖9所示.

在圖7中，可以明顯的通過感值的仿真結(jié)果觀察到自諧振頻率fsr隨線圈與參考地之間的間距d變化時的變化，即：d越小fsr越低，而d越大fsr越高.通過對低頻時電感感值的放大可以看出，當(dāng)d增大時電感感值也會隨之變大.而觀察Q值的仿真結(jié)果則可以得出隨著d的增大Q值也會隨之升高.由于d的變化與CP的大小成反比，因此可以得出這些仿真結(jié)果與前文的結(jié)論是吻合的.

圖7～圖9所示為當(dāng)參考地“逆置”時的一系列電感樣本.其實在參考地“順置”的情況下電感也會表現(xiàn)出相同的規(guī)律，但比不上“逆置”時的規(guī)律明顯.但是當(dāng)考察因子的實際大小時，會發(fā)現(xiàn)它的數(shù)量級在10-4～10-3之間，這就說明CP的變化不會對電感的L值和Q值產(chǎn)生較大的影響.因此，應(yīng)當(dāng)將圖8和圖9所示L值和Q值的變化歸于互感的變化.根據(jù)式（2） 和式（3），可以得知當(dāng)d變大時M變小，所以Leff變大Reff變小從而導(dǎo)致Q值變大；當(dāng)d變小時則呈現(xiàn)相反的規(guī)律.

因此，通過對之前的討論進行總結(jié)可以得出：電感性能受參考地遠(yuǎn)近的影響主要有兩個方面的原因，分別是電場相互作用和磁場的相互作用.電場相互作用主要影響電感的自諧振頻率，參考地越遠(yuǎn)自諧振頻率越高，參考地越近自諧振頻率越低；磁場相互作用主要影響電感的L值和Q值，參考地越遠(yuǎn)，L值越大、Q值越高，而參考地越近，L值越小、Q值越低.

圖7 參考地與線圈間距為dFig.7 Distance between reference ground and coil d

圖8 d取不同值時感值隨頻率的變化Fig.8 Changes in inductance with frequency of different d

圖9 d取不同值時Q值隨頻率的變化Fig.9 Changes in quality with frequency of different d

4 小結(jié)

本文主要研究了電感在平面螺旋參考地在分別以不同布圖方式、寬度和距離主線圈遠(yuǎn)近的情況下產(chǎn)生的變化，通過分析和仿真總結(jié)了參考地在不同配置情況下對電感性能的影響，即：參考地的引入會降低電感的感值、惡化電感的品質(zhì)因子；參考地越窄，電感的L值越大，而參考地越寬，電感的L值越?。粎⒖嫉卦浇?，電感的L值越小、Q值越低，而參考地越遠(yuǎn)，電感的L值越大，Q值越高.利用這些規(guī)律可以實現(xiàn)射頻集成電路中片上平面螺旋電感的優(yōu)化設(shè)計.

[1] Arcioni P，Castello R，Perregrini L，et al.An innovative modelization of loss mechanism in silicon integrated inductors[J].IEEE Transactions on Circuits and Systems—II：Analog and Digital Signal Processing，1999，46（12）：1453-1460.

[2] Sia C B，Ong B H，Chan K W，et al.Physical layout design optimization of integrated spiral inductors for silicon-based RFIC applications[J].IEEE Transactions on Electron Devices，2005，52（12）：2559-2567.

[3] Burghartz J N，Edelstein D C，Jenkins K A，et al.Monolithic spiral inductors fabricated using a VLSI Cu damascene interconnect technology and lowloss substrates[C]//International of Electron Devices Meeting，San Francisco：IEDM Press，1996：99-102.

[4] Burghartz J N，Soyuer M，Jenkins K A，et al.High-Q inductors in standard silicon interconnect technology and its application to an integrated RF power amplifier[C]//International of Electron Devices Meeting，Washington：IEDM Press，1995：1015-1018.

[5] Yue C P，Wong S S.On-chip spiral inductors with patterned ground shields for Si-based RF IC’s[J].IEEE Journal of Solid-State Circuits，1998，33（5）：743-752.

[6] Rasidah S，Siti Maisurah M H，Nazif E F，et al.The design of ground shield spiral inductor using 0.13um CMOS technology for millimeter-wave radio over fiber applications[C]//IEEE Regional Symposium on Micro and Nanoelectronics（RSM），2015：1-4.

[7]Ito H，Masuy K.Simple through-only de-embedding method for no-wafer S-parameter measurements up to 110 GHz[C]//IEEE Microwave Symposium Digest，2008：383-386.

[8] Shilimkar V S，Kabir H，Zhang L，et al.Equivalent Circuit Modeling of On-Chip Inductors using Feature-based Optimization[C]//IEEE 16th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems，2016：27-30.

[9] 王惠娟，潘杰，任曉黎，等.用于射頻集成的高Q硅基電感的優(yōu)化設(shè)計[J].現(xiàn)代電子技術(shù)，2015，38（18）：106-109.

[10]Yim S M，Chen T，Kennth K O.The effects of a ground shield on the characteristics and performance of spiral inductors[J].IEEE Journal of Solid-State Circuits，2002，37（2）：237-244.

[11]Yook J M，Kim D and Kim J C.High-performance RF inductors and capacitors using the reverse trench structure of silicon[J].IEEE Microwave and Wireless Components Letters，2015，25（11）：709-711.

[12]盧沖贏，徐立新，等.CMOS兼容高Q值微機電系統(tǒng)懸浮片上螺旋電感[J].兵工學(xué)報，2014，35（5）：634-639.

[13]徐艷蒙，秦國軒；柔性螺旋電感的射頻特征分析及建模表征[J].電子測量與技術(shù)，2016，39（6）：5-8.

[14]Vasu P，Azedmuddin S.Performance boost of spiral inductors with thickness-controlled domin-patterned permalloy[J].Magnetics，IEEE Transactions on，2015：DOI 10.1109/TMAG.2015.2388678.

[15]Lim C C，Ramiah H.A high-Q sprial inductor with dual-layer patterned floating shied in a class-B VCO achieving a 190.65dBc/HZ FOM[C]//2016 IEEE International Symposium on Circuits and Systems（ISCAS），2016：2759-2762.

[16]Ronadl L H，Shoba K.Sprial inductors with floating low-loss RF shields for LC resonator applications[J].Components，Packaging and Manufacturing Technology，IEEE Transactions on，2015，5（9）：1300-1312.

Plate spiral inductor optimization design method

WU Di,YANG Geliang,LI Bin

（The 54thResearch Institute of China Electronics Technology Group Corp,Hebei Shijiazhuang 050081,China）

Planar spiral inductors are critical components widely used in radio-frequency integrated circuits(RFICs).They determine the main performance indicator of many key constituent circuits,so it is very important to optimize the design of planar spiral inductors.The paper illustrates the optimization techniques of the planar spiral inductor design by comparing the different configuration of the following three aspects,the layout of the on-chip spiral inductance reference ground,the width of the reference ground and the distance from the reference center to the center coil.The electro-magnetic simulation results show that the reference ground willreduce the inductance and deterioratethe inductor quality of factor Q.If reference ground is narrower or farther away from the central coil,the inductance and quality factor Q of the inductor will increase.Therefore,the optimal design of the on-chip spiral inductors can be achieved by configuring the reference ground.

integrated circuit(IC);plate spiral inductor;inductance;quality factor;reference ground

TN432

A

1007-2373（2017） 05-0023-05

10.14081/j.cnki.hgdxb.2017.05.004

2017-06-01

“十三五”預(yù)研項目（31513030301-6）

吳迪（1994-），男，碩士研究生.

[責(zé)任編輯 代俊秋]