(青島科技大學(xué) 自動化與電子工程學(xué)院，山東 青島 266100 )

面向MEMS加速度傳感器的儀表放大器的設(shè)計與實現(xiàn)

邢萬里

(青島科技大學(xué)自動化與電子工程學(xué)院，山東青島266100 )

加速度傳感器已經(jīng)廣泛應(yīng)用于軍事、工業(yè)、環(huán)境監(jiān)測等領(lǐng)域，已經(jīng)成為熱點的研究對象，但是器件的小型化與可靠性成為限制該技術(shù)發(fā)展的重要瓶頸;因此，針對新型硅基MEMS 加速度傳感器的信號處理電路小型化的問題，提出了一種與MEMS技術(shù)完全兼容基于CMOS工藝的片上集成運算放大器電路;通過提取分析相關(guān)加速度傳感器的性能參數(shù)，設(shè)計低功耗、低噪聲且符合精度等特殊要求的前置放大器;同時對集成儀表放大器的主要電路特性和功耗進行了仿真分析;從仿真結(jié)果看，設(shè)計的三運放儀表放大器的關(guān)鍵參數(shù)—共模抑制比可以到達101 dB，整體性能良好;完成了對仿真結(jié)果的版圖設(shè)計和驗證，繼而在華潤上華0.5 μm CMOS標(biāo)準工藝線上進行了流片，完成了芯片的封裝測試，該測試結(jié)果顯示運放的增益能夠達到42 dB，功耗僅為5.25 mW，符合預(yù)期的設(shè)計目標(biāo)。

片上集成；儀表放大器；共模抑制比；低功耗

0 引言

近年來電子技術(shù)不斷發(fā)展，使運算放大電路得到了非常廣泛的應(yīng)用。而儀表放大器實際上是一種差分電壓放大器，它主要由運算放大器構(gòu)成，但各方面性能卻要遠遠優(yōu)于運算放大器。儀表放大器把關(guān)鍵元器件集成在了放大器的內(nèi)部，可以只通過外接電阻Rg來實現(xiàn)增益可調(diào)。由于儀表放大器具有高共模抑制比、高的輸入阻抗、低的輸出阻抗等特點，使其在數(shù)據(jù)采集、傳感器信號放大、醫(yī)療設(shè)備和高檔音響設(shè)備等方面?zhèn)涫芮嗖A[1-3]。

新型的壓阻式硅微加速度傳感器應(yīng)用十分廣泛。其突出特點便是采用了差分電容結(jié)構(gòu)，通過差分電容的改變來反映加速度的變化。但是壓阻式加速度傳感器必須和高精度的讀出電路相匹配[4-6]。隨著硅微加速度傳感器的應(yīng)用越來越廣泛，因此對其相匹配的讀出電路也提出來更高的要求。同時，隨著MEMS技術(shù)和大規(guī)模集成電路技術(shù)的發(fā)展，加速度傳感器也逐漸向集成化、低功耗的方向發(fā)展，要求我們把微硅傳感器與讀出電路集成到一塊芯片上，構(gòu)成片上系統(tǒng)[7-8]。但是目前國內(nèi)還罕有電容式微硅加速度讀出電路的成品，更沒有將其集成到一塊芯片上的產(chǎn)品，這使得其應(yīng)用受到了很大的限制。

本文針對MEMS加速度傳感器讀出電路的片上系統(tǒng)中的儀表放大器進行了CMOS集成電路設(shè)計，進行了相關(guān)仿真實驗，根據(jù)仿真結(jié)果進行了版圖設(shè)計。最終完成了運放電路芯片的流片、封裝與測試。

1 MEMS加速度傳感器的基本原理

本文所設(shè)計的運算放大器主要是面向一種壓阻式加速度傳感器，該型加速度傳感器是在研究硅的壓阻效應(yīng)的基礎(chǔ)上，結(jié)合了MEMS技術(shù)，所設(shè)計出的一種新型的加速度傳感器，其測量原理就是通過利用特殊設(shè)計的壓敏電阻構(gòu)成的惠斯通電橋上電信號的變化測量加速度的大小。該型加速度傳感器是在標(biāo)準的MEMS工藝線上加工制作而成，它將壓敏電阻安放在4個懸臂梁的力學(xué)敏感節(jié)點上，再將一個剛性圓柱體固定在4個懸臂梁微結(jié)構(gòu)的中心連接點處，如圖1。

圖1 MEMS加速度傳感器

由于將壓敏電阻安放在了懸臂梁的敏感節(jié)點處，我們通過壓阻效應(yīng)的基本原理能夠進一步得知，懸臂梁上力學(xué)敏感節(jié)點的應(yīng)變可以通過壓敏電阻的阻值改變來感知。所以，一旦有加速度應(yīng)變作用在剛性圓柱體上的時候，圓柱體會將感受到的力學(xué)應(yīng)變傳遞給懸臂梁，使懸臂粱產(chǎn)生應(yīng)力變化，安放在其上面的壓敏電阻的電阻值就會隨之發(fā)生變化。同時，我們是按照惠斯通全橋的方式連接的四塊壓敏電阻，通過在它上面外加的直流激勵，惠斯通電橋的阻值變化就轉(zhuǎn)變成了電學(xué)信號，從而實現(xiàn)加速度信號的探測。在沒有應(yīng)力作用下的時候，X軸電橋的輸出信號能夠表示為：

(1)

其中：Vin是輸入電壓信號。

當(dāng)沒有應(yīng)力作用的時候，RAX1=RAX2，電橋為平衡狀態(tài)。當(dāng)有應(yīng)力作用的情況下，X軸上的的壓敏電阻阻值就會發(fā)生變化，X軸電橋的輸出電壓記為：

(2)

此時有，R1=R2=R3=R4，ΔR1=ΔR2=ΔR3=ΔR4=ΔR。

式(2)可以記為：

(3)

2 電路設(shè)計與仿真

儀表放大器是在噪聲存在的條件下放大小信號的器件。它的工作原理是利用差模小信號疊加在較大的共模信號之上的特性，并能夠有效的去除共模信號，而又同時將差模信號放大。衡量儀表放大器性能的關(guān)鍵參數(shù)是共模抑制比，這個參數(shù)用來衡量差分增益與共模衰減之比[9-10]。儀表放大器是傳感電路系統(tǒng)中的重要模塊，它的性能直接決定了傳感器的品質(zhì)。

2.1 儀表放大器的電路設(shè)計

圖2 三運放儀表放大器

本文中采用三運放的儀表放大器，如圖2所示，由3個運算放大器組成，其中前兩個運放構(gòu)成同相比例放大器，輸入電阻大，并且電路完全對稱，共模抑制比高，第3個放大器實現(xiàn)差動放大器的功能，實現(xiàn)電路相減功能。因此圖中輸出電壓有：

(4)

uo2-uo1=2uR1+uRg

(5)

又根據(jù)放大器“虛短”和“虛斷”的概念，有：

uRg=Vin2-Vin1

(6)

(7)

因此有：

uo2-uo1=2×R1×IR1+uRg

(8)

(9)

儀表放大器的電路中有7個電阻，并且結(jié)合儀表放大器的增益(式9)可知，若要達到40 dB的增益，主要由R1和Rg有主要關(guān)系，因為第3個放大器構(gòu)成基本相減電路，因此R2和R3的阻值大小相等并且假定為10 KΩ，而R1假定為100 kΩ，則可以求得Rg的阻值為2.02 kΩ。

2.2 儀表放大器的電路仿真

儀表放大器直流仿真的目的是對電路中各直流工作點的確定，并且也是觀察各直流工作點是否穩(wěn)定的重要方法。通過對儀表放大器進行直流仿真分析，可以得出儀表放大器各直流工作點非常穩(wěn)定，并且整體電流功耗為137.637 μA，可以計算出單個運算放大器的電流功耗為45.879 μA，從而滿足運算放大器的設(shè)計要求。

圖3 儀表放大器的增益

對儀表放大器的增益進行仿真，結(jié)果如圖3所示，儀表放大器的增益達到39.32 dB，單位增益帶寬約為2.177 MHz，基本滿足設(shè)計要求。

圖4 儀表放大器的噪聲仿真

圖5 儀表放大器的共模增益

由圖5可知，儀表放大器的共模信號增益接近-61 dB，根據(jù)共模抑制比的定義可得，儀表放大器的共模抑制比(單位為dB時)即為差模信號增益減去共模信號增益，大約為101 dB。最后，電源抑制比的仿真結(jié)果為117.72 dB，進而就可以得到儀表放大器的仿真指標(biāo)如表1所示。

表1 仿真參數(shù)設(shè)定

運放的電流源負載由M3、M4與M6組成，M3、M4管的寬長比為6/1，M6管的寬長比為120/1，考慮把M6管拆成10個12/1并聯(lián)的晶體管。并把M3、M4管放中間，5個M6管分別放左邊和右邊。

差分輸入對管電路由M1和M2組成，寬長比均為10/1，考慮把M1和M2管各拆成2個5/1并聯(lián)的晶體管，為了差分對管的匹配，把M1和M2管進行交叉，其中每部分由兩個拆分好的單元晶體管并聯(lián)組成。尾電流源部分電路圖由M5、M7和M8組成，并且他們的寬長比均為12/1，把他們均拆分成2個6/1的單元晶體管并聯(lián)。通過綜合考慮運算放大器各部分的大小和形狀，以及各部分放在一起顯得緊湊。

表2 尺寸參數(shù)值設(shè)定

進而對三運放儀表放大器的版圖進行布局和設(shè)計，為了盡量減小互連金屬線之間的串?dāng)_，采用如圖6所示的設(shè)計。

圖6 儀表放大器版圖

為了防止外部環(huán)境或芯片內(nèi)部積累的大量靜電電荷對芯片造成不可逆損傷[11]，設(shè)計了相應(yīng)的ESD保護器件、保護電路來增強電路芯片的ESD耐受能力。為了使芯片內(nèi)部的電路與外部接口相連接，則需要在芯片的四周放置壓焊塊(PAD)，在版圖設(shè)計時將壓焊塊與芯片中的相應(yīng)節(jié)點相連接，芯片制造結(jié)束后，再通過壓焊線將壓焊塊與外部接口連接。

3 電路測試與結(jié)果分析

在MEMS加速度傳感器的振動臺測試實驗中，首先將其固定在振動臺，使其最大輸出方向垂直于振動臺平面。振動臺是由信號發(fā)生器產(chǎn)生可調(diào)頻率幅值的信號經(jīng)過功率放大之后傳入振動臺進行控制的，利用固定信號的幅值對待測加速度傳感器進行掃頻測量，就能夠得到MEMS加速度傳感器的頻率響應(yīng)曲線。實驗結(jié)果如圖7所示。

圖7 完整的芯片版圖及ESD、PAD局部放大圖

該型MEMS加速度傳感器的頻率測試范圍設(shè)置為5～1 000 Hz，從圖7中我們能夠得出：MEMS加速度傳感器的低頻響應(yīng)比較理想，傳感器的共振頻率在502 Hz上下，儀表放大器就是針對這種微弱低頻信號進行設(shè)計的。

將本文設(shè)計的運算放大器電路在華潤上華DPTM 0.5(m標(biāo)準半導(dǎo)體工藝線上進行了流片生產(chǎn)，整個芯片電路的總面積為1.014 mm×1.673 mm，其中包括了其他3個芯片電路。在芯片的封裝上我們采用了無錫中國電子科技集團58研究所的CQFP64-02封裝。出于便于測試的目的，我們選擇在適當(dāng)?shù)墓?jié)點上加入零歐電阻，來更好地調(diào)整測試實驗的方案。由于整個硅片當(dāng)中不僅有本文設(shè)計的運放電路，同時包含著另外3個芯片電路，所以實際設(shè)計的測試外圍電路是四塊芯片的測試電路，因此整個PCB板的設(shè)計顯得較為復(fù)雜。

在PCB測試電路之中，我們?yōu)樾酒x擇5 V的供電電源，另外需要一個2.5 V的參考電壓，為了盡量使輸入電壓信號更精準，本文選擇德州儀器出品的TPS76150線性穩(wěn)壓芯片作為電源以及選擇同樣是德州儀器出品的LM4128芯片負責(zé)提供2.5 V的參考電壓輸出。由信號發(fā)生器提供時鐘信號輸入，結(jié)合反相器芯片NC7S04提供反向時鐘信號輸入。其他的測試設(shè)備還包括數(shù)字示波器、直流穩(wěn)壓電源以及33533A系列任意波形發(fā)生器。

因為運算放大器的開環(huán)增益比較大，所以在測試的時候，運算放大電路都按照負反饋的電路形式連接。本文所進行的實驗主要是對運算放大器進行瞬態(tài)測試，一旦瞬態(tài)測試結(jié)果顯示性能良好，就能夠說明本文所設(shè)計的運放可以正常工作。因為本文所設(shè)計運放主要是應(yīng)用在低頻水聲信號的采集當(dāng)中，所以測試頻率設(shè)定為100 Hz，運放的雙端輸入信號為幅值50 mV且相位相反的正弦波信號，輸出負載電路為10 MΩ的電阻與15 pF電容的并聯(lián)電路。

本文所設(shè)計的運放采用的時鐘信號是由任意波形發(fā)生器輸出的，同時利用反相器產(chǎn)生輸出另一路大小相等、相位相反的時鐘信號。根據(jù)要求設(shè)置時鐘頻率為10 MHz。設(shè)置輸入偏置電壓為2.5 V，最終運算放大器的測試出實驗結(jié)果。

從實驗結(jié)果當(dāng)中可以看出，在建立時間測試曲線測試當(dāng)中電路一端的電壓信號有些不穩(wěn)定，推斷是因為時鐘輸入信號是信號發(fā)生器產(chǎn)生之后通過了一個反相器才引入的，所以就導(dǎo)致了測試電路兩端信號的差異。表3為運放工作性能的測試結(jié)果。

表3 運放具體測試結(jié)果

由運放工作性能的測試結(jié)果我們能夠看出，測試結(jié)果完全符合預(yù)期的設(shè)計目標(biāo)，只是輸出電壓信號的范圍有一定的減小，其他的工作性能基本穩(wěn)定，能夠達到設(shè)計要求。本文所設(shè)計的面向MEMS加速度傳感器的集成運放中，引用了許多的電流與電壓偏置，但是基于電阻設(shè)計的自偏置電壓存在著精度不高、功耗大、占用芯片面積大等問題，因此，計劃下一步，設(shè)計更高精度的帶隙基準電路來改進此項不足。

4 結(jié)束語

面向MEMS加速度傳感器信號輸出電路設(shè)計。本文主要對三運放儀表放大器進行了研究，并使用Cadence軟件及

CSMC 0.5 μm工藝模型對儀表放大器電路模型從仿真層面上進行了設(shè)計和研究。其中主要包括電路結(jié)構(gòu)的選擇、運算放大器電路的設(shè)計與仿真、儀表放大器電路的設(shè)計與仿真以及各電路的版圖設(shè)計與驗證。另外，本文所設(shè)計的儀表放大器有一個非常重要的特點就是增益可調(diào)[12]，它由增益可調(diào)電阻Rg決定。

從仿真結(jié)果以及測試參數(shù)來看，所設(shè)計的儀表放大器基本滿足設(shè)計要求，尤其是共模抑制比這一衡量放大器性能的重要參數(shù)。待進一步完成高精度加速度傳感器的讀出電路芯片級設(shè)計之后，我們將擁有完全自主知識產(chǎn)權(quán)的集成化電容式微硅加速度傳感器芯片。同時，我們自主開發(fā)的納機電水聽器[13-15]中也將應(yīng)用我們本文中的實驗成果代替從國外進口的產(chǎn)品。

[1]崔利平.儀表放大器電路設(shè)計[J]. 現(xiàn)代電子技術(shù), 2009, 32(11):87-89.

[2]趙素梅, 劉詩斌, 崔智軍. 一種恒跨導(dǎo)滿幅CMOS運算放大器設(shè)計[J]. 計算機測量與控制, 2010, 18(5):1161-1163.

[3]王雅麗. 神經(jīng)橋集成電路的設(shè)計[D].南京:東南大學(xué), 2015.

[4]張文杰. MEMS加速度傳感器讀出電路設(shè)計[D]. 湘潭:湘潭大學(xué), 2013.

[5]劉孟良. 全差分電容式傳感的CMOS讀出電路設(shè)計與實現(xiàn)[D]. 湘潭:湘潭大學(xué), 2015.

[6]官泳華. 基于MEMS的電容式傳感器信號調(diào)理電路設(shè)計[J]. 電子器件, 2016, 39(3):551-557.

[7]劉珍超. 低功耗硅探測器前端讀出電路設(shè)計與性能分析[D]. 西安:西安電子科技大學(xué), 2011.

[8]王岳生. 硅微電容式加速度傳感器檢測電路研究[D]. 重慶:重慶大學(xué), 2009.

[9]楊 宏. 基于CMOS工藝的高性能電流模儀表放大器的設(shè)計[D].成都：電子科技大學(xué), 2006.

[10]Adolpho Garcia. 單電源儀表放大器[J]. 電子設(shè)計技術(shù), 2000(11).

[11]徐代果. 數(shù)模混合集成電路的防靜電保護[D]. 成都:電子科技大學(xué), 2009.

[12]楊文凱. 6-18 GHz小功率增益可調(diào)放大器設(shè)計技術(shù)研究[D]. 電子科技大學(xué), 2016.

[13]趙 鵬, 張國軍, 劉 源,等. 納機電矢量水聽器耐壓結(jié)構(gòu)設(shè)計[J]. 傳感技術(shù)學(xué)報, 2014(5):610-615.

[14]張 勇,文 豐,單彥虎,等.矢量水聽器微弱信號調(diào)理電路設(shè)計[J].科學(xué)技術(shù)與工,2015,(32):147-151.

[15]王 立, 劉文怡, 張國軍. 仿生矢量水聽器水下監(jiān)測記錄裝置[J]. 計算機測量與控制, 2011, 19(1):33-35.

DesignandRealizationofInstrumentAmplifierforMEMSAccelerationSensor

Xing Wanli

(Qingdao University of Science and Technology, Qingdao 266100,China)

Acceleration sensor has been widely used in military, industrial, environmental monitoring and other fields, which has become a hot research object, But the miniaturization and reliability of the device becomes an important bottleneck to limit the development of the technology. Therefore, downsizing the signal processing circuit for a novel silicon based MEMS accelerometer, This paper presents an on-chip integrated operational amplifier circuit based on CMOS, which is fully compatible with MEMS. A preamplifier with low power consumption, low noise and accuracy is designed by extracting the performance parameters of the relevant acceleration sensor. At the same time, the main circuit characteristics and power consumption of the integrated instrumentation amplifier are simulated and analyzed. From the results, the design of the three-amplifier instrumentation amplifier key parameters - common mode rejection ratio can reach 101dB, the overall performance is good. Completed the simulation results of the layout design and verification. And then in the CSMC 0.5 μm CMOS standard process line on the film, completed the chip packaging test.The test results show that the op amp's gain can reach 42 dB, power consumption is only 5.25 mW, in line with the expected design goals.

integrated on-chip; instrumentation amplifier; the common-mode rejection ratio; low power consumption

2017-05-18；

2017-08-08。

邢萬里(1995-)，男，山東滕州人，大學(xué)生，主要從事自動化方向的研究。

1671-4598(2017)10-0310-04

10.16526/j.cnki.11-4762/tp.2017.10.079

TP342

A