石涇波　祁楠

摘要：提出了一個基于互補金屬氧化物半導體（CMOS）65 nm工藝、可用于100 G直接調(diào)制光互連系統(tǒng)的激光器驅(qū)動電路，此電路可以以差分形式驅(qū)動分布反饋式（DFB）激光二極管（LD）并使其在25 Gbit/s的速率下工作。電路采用了預加重技術(shù)即通過電容耦合的方式將一系列精確控制的脈沖信號輸出到負載，從而減小由于阻抗不匹配所導致的數(shù)據(jù)損耗。此外，電路還包括了線性連續(xù)時間均衡（CTLE）電路和并聯(lián)電感峰化電路來擴展信號的帶寬。測試結(jié)果表明：此驅(qū)動器電路可以為激光器提供60 mApp的調(diào)制電流和60 mA的偏置電流（DC），獲得1.2 mW光輸出功率，電路的功耗為480 mW。同時，還觀測到了25 Gbit/s的眼圖，消光比為4.4 dB和抖動2.9 ps。

關(guān)鍵詞： 直接調(diào)制；DFB驅(qū)動電路；電容耦合

Abstract： The laser drive circuit in 65 nm complementary metal oxide semiconductor （CMOS） is proposed in this paper， which can be used for 100 G direct modulation optical interconnection system. This circuit can drive distributed feedback （DFB） laser diodes （LD） to operate in differential forms at a rate of 25 Gbit/s. To suppress the data reflection due to discontinuous loading impedance， a shifted pulse pre-emphasis technique is proposed， which precisely generates the pulse from a tunable delay line， and delivers it to the load through capacitive coupling. Linear continuous time linear equalization （CTLE） and inductive shunt peaking are adopted to further extend the signal-path bandwidth. Measurement results show that the driver can provide 60 mApp modulation current with additional 60 mA direct current （DC） bias to the laser， which leads to 1.2 mW optical output power， and 480 mW power consumption. The 25 Gbit/s clean eye-diagrams is also observed， with 4.4 dB extinction rate （ER） and 2.9 ps jitter.

Key words： directly modulated； DFB driver； capacitively-coupled

1 激光器驅(qū)動電路概述

隨著物聯(lián)網(wǎng)、大數(shù)據(jù)和云計算技術(shù)的飛速發(fā)展，數(shù)據(jù)通信的帶寬呈現(xiàn)出爆炸式的增長，而傳統(tǒng)的電互連技術(shù)已經(jīng)無法滿足高速信息傳輸?shù)男枨?。在此背景下，為了實現(xiàn)信息更高速率的傳輸，一種利用光纖作為傳輸介質(zhì)，光信號作為信息載體的通信方案即光互連應運而生。光互連可以理解為光通信技術(shù)在短距離場景替代傳統(tǒng)的電通信技術(shù)的一種實現(xiàn)形式，具備光通信的所有技術(shù)優(yōu)點，但要求更高性能的集成化、低功耗、低成本?？傊?，光互連能夠?qū)崿F(xiàn)超低功耗、長距離、超高速、超高密度的數(shù)據(jù)通信，同時還具備無電磁干擾、短延時、長壽命、安全可靠等特點。因此，光互連技術(shù)代表了未來數(shù)據(jù)通信技術(shù)的發(fā)展方向。

光互連由于其應用場景對低功耗、高密度的超高要求，其技術(shù)的關(guān)鍵和核心是包含集成光電子技術(shù)在內(nèi)的集成電路技術(shù)[1]。具體包含了高速激光器芯片技術(shù)、光電探測芯片技術(shù)、集成驅(qū)動電路芯片技術(shù)、集成光波導技術(shù)、集成光電調(diào)制解調(diào)技術(shù)、集成數(shù)字信號處理技術(shù)和特種光纖技術(shù)等。

作為一種最新定義出來的協(xié)議，100GBase-LR4可以覆蓋10 km以上的光纖傳輸距離[2-3]，對目前數(shù)據(jù)中心中光纖傳輸?shù)膽镁哂刑貏e的意義，因此成為當下研究的熱點。圖1為一個典型的四通道100GBase-LR4光電收發(fā)機系統(tǒng)的結(jié)構(gòu)示意圖，通過傳輸光纖，波分復用（WDM）發(fā)射或者接收4個波長間隔為5 nm的相干光，完成與收發(fā)機芯片間的信號的交互；收發(fā)機芯片主要包括接收機和發(fā)射機兩部分，其作用主要是通過光電探測器（PD）或激光二極管（LD）來接收或發(fā)射光信號，信號的處理主要是由與這兩個光電轉(zhuǎn)換器件相連電路即跨阻放大器和激光器驅(qū)動電路來完成，這兩個芯片可以說是整個發(fā)射機芯片的兩個核心電路。

然而在100GBase-LR4系統(tǒng)中，出于傳輸距離所需的高輸出光功率及低色散的要求，所使用的激光的波長為1 310 nm，光纖為單模光纖。這就要求系統(tǒng)中所使用的激光二極管為分布反饋（DFB）激光二極管，而非其他光互連系統(tǒng)所常用的垂直腔面發(fā)光激光二極管（VCSEL）。這也就對激光驅(qū)動器電路的設(shè)計提出了更高的要求，更具挑戰(zhàn)性，主要表現(xiàn)在以下幾個方面：

（1）偏置電流。為了使激光二極管工作在線性區(qū)，需要將其偏置在一個特定的值之上（這個特定的值即為激光二極管的閾值Ith），因為一旦電流小于閾值，激光器工作在飽和區(qū)，輸出光功率基本保持不變，無法調(diào)制光功率，因此驅(qū)動器電路必須確保激光器的偏置電流永遠大于其閾值電流；然而，閾值電流并不是不變的，其隨著溫度的變化而增加，激光二極管在連續(xù)工作一段時間后其溫度又會顯著升高從而使閾值發(fā)生變化，如圖2a）所示，因而必須將激光二極管偏置在一個較大的電流值，保證其即便在高溫時仍可以工作在線性區(qū)。endprint

（2）調(diào)制電流。在100GBase-LR4系統(tǒng)中，光信號在光纖中的傳輸距離更長，達到10 km以上，因此就需要驅(qū)動電路具有更高的調(diào)制電流，來獲得高光功率實現(xiàn)長距離傳輸。圖2b）為驅(qū)動電路的偏置電流Ibias、調(diào)制電流Imod與光功率的對應關(guān)系。通常來說，偏置電流是為了保證激光器工作在線性區(qū)，而調(diào)制電流的大小則決定了激光器的額輸出光功率。

（3）傳輸速率。對于100GBase-LR4系統(tǒng)來說，要求單通道的發(fā)射機或者接收機的傳輸速率為25 Gbit/s，并且同時滿足系統(tǒng)對偏置電流和調(diào)制電流的要求，即要求電路可以驅(qū)動激光二極管工作在較高的偏置電流和調(diào)制電流的同時可以實現(xiàn)上述的傳輸速率， 因而對設(shè)計提出了更為嚴格的要求。因為更高的工作電流就需要更大規(guī)模的晶體管電路，會加劇電路的寄生效應從而降低系統(tǒng)帶寬。對于一個基于互補金屬氧化物半導體（CMOS）工藝設(shè)計的發(fā)射機芯片來說，如何在實現(xiàn)高的偏置電流和調(diào)制電流的同時，滿足系統(tǒng)對傳輸速率的要求，是激光器驅(qū)動電路設(shè)計需要考慮的最重要的因素。

2 激光器驅(qū)動電路設(shè)計

激光器根據(jù)調(diào)制方式的不同分為直接調(diào)制和間接調(diào)制。相對于前者，間接調(diào)制需要外接一個調(diào)制器，會額外增加發(fā)射機芯片的成本，與采用CMOS工藝設(shè)計的初衷即降低成本提高集成度不符，因而不在文中進行討論。而直接調(diào)制激光器驅(qū)動電路根據(jù)輸出極與激光二極管的連接方式可以將驅(qū)動電路分為直流耦合驅(qū)動器和交流耦合驅(qū)動器。

2.1 直流耦合驅(qū)動電路

圖3a）是直流耦合驅(qū)動電路示意圖，驅(qū)動器電路的輸出通過兩個電阻分別和激光器二極管的陰陽極相連，激光二極管的陰極被直接偏置在電源，通過在陽極接入一個電流源來控制直流偏置電流，調(diào)制電流則由左側(cè)驅(qū)動電路中的晶體管的尾電流決定。直流耦合驅(qū)動電路結(jié)構(gòu)簡單，只需要將激光器二極管偏置在一個較低的值（大于激光二極管的閾值即可）即可實現(xiàn)其正常工作。

不過，直流耦合驅(qū)動電路的問題在于：當驅(qū)動激光二極管在一個較高的速率時則難以實現(xiàn)較高的調(diào)制電流，比如在電源電壓為VDD時，對于2.5 Gbit/s的數(shù)據(jù)率，電流從偏置上升到峰值的調(diào)制時間為100 ps，調(diào)制電流Imod為60 mA，二極管的等效電阻RD為20 Ω（包括封裝電阻），假設(shè)波形對稱，則激光二極管電阻（RD）兩端的瞬時的電壓變化為：

[VL=Ldidt] （1）

其中，L為激光二極管的電感（主要包括Bonding線的寄生電感）， 當L=1.0 nH時，封裝好的激光二極管的開啟電壓為1.6 V，VL的大小為0.6 V，驅(qū)動器輸出端的瞬時電壓則為V=VDD-0.6-1.6-（ImodRD），因此對于這個速率和調(diào)制電流來說，很難用3.3 V的電源來實現(xiàn)。

2.2 交流耦合驅(qū)動電路

交流耦合驅(qū)動器可以改善上述問題，其電路結(jié)構(gòu)如圖3b）所示，其與直流耦合驅(qū)動電路的區(qū)別在于：（1）激光二極管兩端的交流電壓與等效電阻有關(guān)，大小等于調(diào)制電流與等效電阻之積；（2）瞬態(tài)電壓等于等效電阻乘以調(diào)制電流一半。

由電路分析可得：流過電容CD的電流的平均值為零并且峰值的擺幅為Imod，因此激光二極管的輸出為峰值功率時，有一半的電流流入此電容，低功率時又有一半的電流從此電容流出。因此，流入激光二極管的電流則為：

[IL=Ibias±12Imod] （2）

相對于直流耦合驅(qū)動器電路，交流耦合結(jié)構(gòu)的設(shè)計余量更大，不過卻引入了額外的電容和電感，對于高速路徑來說，可能會導致信號失真，因此對電路的匹配的要求更高。此外，交流耦合結(jié)構(gòu)中的耦合電容會對系統(tǒng)的抖動有一定的影響，需要將其電容值設(shè)置的足夠大來降低此影響，但這同時又會對驅(qū)動器電路的帶寬產(chǎn)生影響，在設(shè)計時要充分考慮以上因素，增加了設(shè)計難度。

2.3 25 Gbit/s激光器驅(qū)動電路

上述的直流耦合和交流耦合兩種連接方式各有特點，不過都無法將其照搬到100GBase-LR4系統(tǒng)中的激光器驅(qū)動電路的設(shè)計中。以2.1中描述的情況為例，在相同的電源和調(diào)制電流的情況下，即便直流耦合驅(qū)動器電路的帶寬可以滿足25 Gbit/s的傳輸速率的要求，此時VL的大小為原來的10倍（6 V）。同樣，對于交流耦合驅(qū)動器電路來說，其在輸出端串聯(lián)了一個電容，會對驅(qū)動器輸出級的負載造成較大影響，特別是CMOS工藝這種自身寄生效應就很嚴重的驅(qū)動器電路，會導致帶寬極大的衰減，無法實現(xiàn)高速率模式下的工作。綜上所述，為了設(shè)計出可以工作在25 Gbit/s下的高速驅(qū)動器電路，需要對傳統(tǒng)的設(shè)計進行改進。

高速激光器驅(qū)動電路設(shè)計主要有3個難點：（1）當調(diào)制電流較高時，CMOS的寄生效應就變得很嚴重，從而限制了帶寬導致嚴重的碼間干擾，因此必須采用為封裝的裸片激光二極管芯片，以避免封裝導致的帶寬衰減；（2）由于無封裝的DFB激光二極管的阻抗只有10 Ω左右，因此其低阻抗與驅(qū)動器之間的阻抗失配會導致二者之間的產(chǎn)生嚴重的信號反射；（3）激光二極管沒有封裝，其和驅(qū)動器之間通過打金線連接，這會導致嚴重的地彈噪聲。

為了克服上述難點，我們采用了圖4中所示的驅(qū)動器，驅(qū)動器采用了差分驅(qū)動的方式與激光二極管相連接來限制地彈噪聲。為了減小高頻時信號的損失，驅(qū)動器電路中加入了一個連續(xù)時間均衡器（CTLE），它可以在18 GHz時提供6 dB的高頻自舉；其后是一個帶有可調(diào)負反饋電容的二階的電流模式邏輯（CML）放大器，用來調(diào)節(jié)前級均衡的強度；在此放大器和驅(qū)動器輸出級間是一個預驅(qū)動電路，電路采用了電感并聯(lián)峰化技術(shù)，從而在高頻時實現(xiàn)6 dB的峰化，起到擴展帶寬的作用。驅(qū)動器的輸出級主要包括兩個部分：主驅(qū)動電路和容性耦合路徑，前者采用直流耦合連接方式差分驅(qū)動一個25 Gbit/s的激光二極管；后者使用了交流耦合連接方式來構(gòu)成一個輔助路徑用來降低反射對信號的破壞。endprint

與之前所描述的激光器驅(qū)動電路相比，此方案的一個不同之處在于：所驅(qū)動的激光二極管是以未經(jīng)過封裝的裸片的形式直接與驅(qū)動器通過金線相連接，這樣就可以極大地降低了封裝所引入的電感，從而使驅(qū)動電路可以工作在25 Gbit/s中。但因為采用了沒有封裝的裸片激光二極管，這樣會導致驅(qū)動器電路和發(fā)光芯片間有加大的阻抗失配，在高數(shù)據(jù)率下工作時，二者之間會產(chǎn)生嚴重的反射，破壞信號的完整性。因此，還需要額外的技術(shù)來消除反射對信號完整性的影響，因此在圖4中所示的驅(qū)動器電路中加入了電容耦合預加重（CCPE）輔助路徑。

圖4中所展示的設(shè)計結(jié)合了直流耦合與交流耦合兩種驅(qū)動器設(shè)計，通過直流耦合將激光二極管與驅(qū)動器的主輸出相連，避免了容性負載對帶寬的衰減，此外引入了一個交流耦合的預加重輔助路徑來降低反射對信號完整性的影響。圖5a）為激光器驅(qū)動電路的主輸出級與CCPE路徑的電路原理圖，其中主輸出級主要由一對開關(guān)晶體管和一個電流源構(gòu)成，分別起切換激光二極管工作模式和設(shè)置調(diào)制電流大小的作用，主輸出級電路通過金線與激光二極管陰陽極差分相連，同時其陽極和陰極通過外置的磁珠（FB）被偏置到電源和一個可調(diào)電流源上，這樣激光二極管的偏置電流就由電源電壓和此電流源決定。圖中綠色和紅色的箭頭代表了當左右兩個晶體管M1和M2分別閉合時交流電流的流向，對應著激光器的兩個工作模式。

容性耦合電路主要是由一個電源電壓為1.5 V的CML電路和一個延時可調(diào)電路組成。預驅(qū)動器的輸出信號通過延遲后出入到CML電路，之后再被兩個電容耦合到驅(qū)動器電路的輸出端，形成一個只包含波峰和波谷的脈沖，其位置由延時的大小控制，形狀和強度分別通過電容值和CML電路中的電流源的大小調(diào)節(jié)。

圖5b）為仿真所得的驅(qū)動器輸出波形。反射信號在輸出波形上表現(xiàn)為凸起或凹陷，通過調(diào)節(jié)延時的大小，當最主要的反射信號與脈沖信號正好極性相反切位置相同時，再仔細調(diào)節(jié)脈沖的幅度，即可將主要的反射信號抵消濾除，從而可以得到圖中所示的更加光滑的曲線，改善了信號的抖動。

3 測試結(jié)果

上文所描述的激光驅(qū)動器電路是基于臺積電（TSMC）65 nm工藝設(shè)計的，并成功進行了流片，芯片面積約為1.2 mm2（包含防靜電接口和焊盤）。圖6為測試環(huán)境的示意圖，高速的碼型發(fā)生器產(chǎn)生10～25 Gbit/s的偽隨機二進制序列（PRBS）的數(shù)字碼型，輸入信號經(jīng)過寬帶Bias-T偏置后差分輸入到驅(qū)動器電路，驅(qū)動器電路和所使用的高速DFB激光二極管都被安置在一個電路板上，兩者通過金線直接相連。因為DFB激光二極管是側(cè)面發(fā)光且光斑尺寸非常小，因此在測試時用一根截面直徑為10 μm且?guī)в型哥R的錐形光纖去對準發(fā)光區(qū)收集光信號。這時光纖被固定在一個XYZ平移軸上，通過調(diào)節(jié)平移軸的位置，使光纖與激光二極管的發(fā)光區(qū)對準，光纖另一端與帶有光模塊的高速數(shù)字采樣示波器相連接，這樣光信號就通過光纖傳送給了示波器。我們可以通過高速采樣示波器來觀測光眼圖信息。

圖7為此次激光器驅(qū)動電路在不同的輸入下的測試結(jié)果：a）和b）分別為10 Gbit/s和20 Gbit/s時所得到的光眼圖，此時未開通預加重輔助技術(shù)，觀察到的抖動分別為1.8 ps和3.2 ps，對應的消光比（ER）為5.3 dB和5.6 dB；當改變輸入到25 Gbit/s時，相同設(shè)置下光眼圖的抖動增加到了4.0 ps，消光比基本保持不變，如圖c）所示；保持其他設(shè)置不變，打開預加重輔助技術(shù)，通過仔細調(diào)整延時和脈沖強度的大小，可以得到圖7d）中的光眼圖，此時的抖動被優(yōu)化到了只有2.9 ps，消光比為4.6 dB，此時驅(qū)動器電路的功耗大約為480 mW。

4 結(jié)束語

此次基于TSMC 65 nm工藝設(shè)計的激光器驅(qū)動電路的成功流片和測試可以說明：通過改進設(shè)計也是可以利用標準CMOS工藝實現(xiàn)DFB高速激光驅(qū)動器電路的設(shè)計，在驅(qū)動DFB激光二極管高速工作的同時獲得較大的調(diào)制電流，同時與其他高速激光器驅(qū)動電路相比，由于采用了CMOS工藝，也可以節(jié)省20%以上的功耗[5-6]。通過比較可知：即便在較大的調(diào)制電流的情況下，預加重輔助技術(shù)也可以極大地改善驅(qū)動電路的抖動，降低反射對信號的破壞，并且提高信號的完整性。

參考文獻

[1] SHEN P K，CHEN C T， CHANG C H， et.al. Implementation of Chip-Level Optical Interconnect With Laser and Photodetector Using SOI-Based 3-D Guided-Wave Path [J]. IEEE Photonics Journal， 2014， 6（6）：2500310.DOI： 10.1109/JPHOT.2014.2366165

[2] Media Access Control Parameters， Physical Layers， and Management Parameters for 40 Gb/s and 100 Gb/s operation： IEEE 802.3ba [S]. USA：IEEE， 2010

[3] KASH J A，BENNER A F， DOANY E F， et al. Optical Interconnects in Future Servers[C]// Optical Fiber Communication Conference and Exposition （OFC/NFOEC）， 2011 and the National Fiber Optic Engineers Conference. USA：IEEE， 2011

[4] Next Generation 100 Gb/s Optical Ethernet Study Group[EB/OL].[2012-08-21] （2017-08-02）. http：//www.ieee802.org/3/100GNGOPTX/index.html

[5] TAKEMOTO T， MATSUOKA， SUGIYAMA Y Y， et al. A 50-Gb/s NRZ-Modulated Optical Transmitter Based on a DFB-LD and 0.18 um SiGe BiCMOS LD Driver [C] // Processing of OFC. USA： OFC， 2015

[6] TAKEMOTO T， YAMASHITA， YUKI F， et al. A 25-Gb/s 2.2-W 65-nm CMOS Optical Transceiver Using a Power-Supply-Variation-Tolerant Analog Front End and Data-Format Conversion[J]. IEEE Journal of Solid-State Circuits， 2014， 49（2）： 471-485endprint