張曉帆，徐守利，郎秀蘭，李曉東

?

P波段1200W脈沖功率LDMOSFET研制

張曉帆，徐守利，郎秀蘭，李曉東

（中國(guó)電子科技集團(tuán)公司第十三研究所，河北石家莊 050051）

基于自主開發(fā)的LDMOS工藝平臺(tái)，研制了一款P波段大功率LDMOSFET器件，并設(shè)計(jì)了器件的外匹配電路。該器件工作電壓50 V，在工作脈寬1 ms、占空比10%的工作條件下，在380~480 MHz帶寬內(nèi)實(shí)現(xiàn)寬帶輸出功率大于1200 W，功率增益大于18 dB，漏極效率大于50%，抗駐波能力大于5:1，表現(xiàn)出了良好的RF性能，實(shí)現(xiàn)了國(guó)產(chǎn)P波段LDMOS器件1200 W的突破。

P波段；脈沖功率；LDMOSFET；巴倫；推挽；內(nèi)匹配

硅脈沖功率橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（LDMOSFET）相比傳統(tǒng)硅BJT功率晶體管來說具有高增益、高線性、較強(qiáng)的抗燒毀和過驅(qū)動(dòng)能力以及易于并聯(lián)大功率輸出的特點(diǎn)[1-2]，使之在3.8 GHz以下射頻功率放大器領(lǐng)域成為替代硅BJT功率晶體管的核心器件，并且因其材料成本低和器件制造工藝技術(shù)成熟成為GaN微波功率器件強(qiáng)有力的競(jìng)爭(zhēng)對(duì)手。特別在1000 MHz以下，由于功率LDMOSFET優(yōu)異的性能，低廉的價(jià)格，成熟的制造技術(shù)，目前占主導(dǎo)地位。

脈沖功率LDMOSFET器件經(jīng)過數(shù)十年的發(fā)展已達(dá)到較高水平，國(guó)外已開發(fā)出第八代產(chǎn)品，在VHF頻段單器件最高輸出功率達(dá)1400 W[3]，工作頻率最高已經(jīng)達(dá)到3.8 GHz，國(guó)外器件在移動(dòng)通訊基站等民用領(lǐng)域處于壟斷地位。國(guó)內(nèi)微波功率LDMOSFET器件處于研制階段，受電子裝備需求的牽引，研制了P波段36 V工作的420 W和350 W等產(chǎn)品，并實(shí)現(xiàn)了批量工程化應(yīng)用。但隨著裝備的小型化要求越來越高，對(duì)國(guó)產(chǎn)千瓦級(jí)器件提出了迫切要求，亟需工作電壓50 V、輸出功率千瓦以上的器件，但國(guó)內(nèi)尚未見P波段輸出功率大于1200 W的LDMOSFET器件的研制報(bào)道?；诖耍疚囊劳凶灾鏖_發(fā)的LDMOS工藝平臺(tái)，進(jìn)行P波段輸出功率大于1200 W的LDMOSFET器件的研制，以滿足裝備小型化的需要。本文研制的器件功率大于1200 W的同時(shí)，保持了P波段50 V工作的LDMOS器件的增益和效率水平，綜合指標(biāo)國(guó)內(nèi)領(lǐng)先，實(shí)現(xiàn)了國(guó)產(chǎn)P波段LDMOS器件1200 W的突破，且具有工程化應(yīng)用能力。此外，本文還詳細(xì)介紹了器件的內(nèi)外匹配電路設(shè)計(jì)過程。

1 器件設(shè)計(jì)

射頻功率LDMOS器件的輸出功率o為：

式中：ds為工作電壓；Dsat為飽和壓降；D為漏極電流；D為漏極效率。從式（1）中可以看出，要提高器件的功率，需要提高工作電壓和電流，減小飽和壓降以及提高效率。而高工作電壓要求器件芯片具有更高的擊穿電壓，擊穿電壓至少大于2倍的工作電壓才能保證器件可靠工作，但擊穿電壓的提高會(huì)增大飽和壓降，降低效率，需要綜合考慮各參數(shù)。

為了實(shí)現(xiàn)單器件千瓦級(jí)功率輸出，器件選擇50 V高壓工作，為此自主開發(fā)了50 V的LDMOS工藝平臺(tái)，平臺(tái)采用擴(kuò)散通源、硅化物合金柵、屏蔽柵場(chǎng)板和多層金屬布線等工藝，通過優(yōu)化LDD區(qū)長(zhǎng)度及多層場(chǎng)板技術(shù)，研制成功了擊穿電壓大于110 V，功率密度達(dá)到10 W/cm的芯片。

根據(jù)公式（1），提高器件的輸出功率，除了工作電壓外，另外一個(gè)重要因素就是工作電流，而工作電流D由公式（2）決定[5]：

式中：0為溝道載流子遷移率；ox為柵氧單位面積電容；gs為柵源電壓；T為閾值電壓；為器件總柵寬；為器件溝道長(zhǎng)度。從公式（2）中可以看出，工藝確定后，器件電流主要取決于器件總柵寬。

綜合1200 W的功率輸出要求，以及器件穩(wěn)定性、多芯片合成相位一致性、散熱、合成損耗及寬帶工作等因素，根據(jù)10 W/cm的功率密度，進(jìn)行功率冗余20%的余量進(jìn)行設(shè)計(jì)，確定了器件總柵寬，器件采用8芯片合成，單芯片面積3 mm×3 mm。圖1為芯片照片。

圖1 器件管芯

1.2 器件結(jié)構(gòu)設(shè)計(jì)

基里爾告訴記者，BPC希望滿足各國(guó)的市場(chǎng)需求，對(duì)于中國(guó)能否繼續(xù)保持100美元/噸的差價(jià)，市場(chǎng)沒有更多的利好信息。他說：“我看到很多市場(chǎng)大出口商尚在調(diào)整銷售方向，就是因?yàn)檫@個(gè)差距太大了，所以大家都在關(guān)注巴西市場(chǎng)。我們覺得，中國(guó)與BPC之間的新價(jià)格將會(huì)對(duì)中國(guó)市場(chǎng)和國(guó)際市場(chǎng)帶來一些新的推進(jìn)?！蹦壳皝砜?，包括加拿大在內(nèi)的一些大供應(yīng)商的供給壓力很大?；餇栂Ｍc中國(guó)盡快達(dá)成大合同價(jià)格共識(shí)，給予中國(guó)市場(chǎng)一定數(shù)量的保障。

器件要求1200 W以上的輸出功率，需要較大的總柵寬，導(dǎo)致器件阻抗較低，對(duì)器件的阻抗匹配提出了很高的要求，同時(shí)大輸出功率要求器件具有良好的散熱能力?；谏鲜鲆?，器件采用8芯片推挽合成，器件每側(cè)具有4個(gè)參數(shù)一致的芯片，兩側(cè)共8個(gè)芯片燒結(jié)于雙腔體管殼，形成平衡推挽結(jié)構(gòu)，為了提升器件阻抗便于外電路匹配，同時(shí)在各芯片之間較好地進(jìn)行功率分配，器件輸入端采取“T”型輸入預(yù)匹配網(wǎng)絡(luò)。

千瓦級(jí)輸出功率對(duì)器件散熱提出了極高的要求，為了降低熱阻，提升散熱能力，器件采用高熱導(dǎo)率的材料制作的管殼，同時(shí)增大單芯片面積，8個(gè)芯片布滿管殼腔體，另外對(duì)芯片厚度進(jìn)行了減薄，有效地降低了器件熱阻，提升了散熱能力。

1.3 器件內(nèi)匹配設(shè)計(jì)

器件輸出阻抗高于輸入阻抗，經(jīng)ADS仿真，在中心工作頻率點(diǎn)，器件單側(cè)輸入阻抗實(shí)部約0.4 Ω，輸出阻抗實(shí)部約1.3 Ω，輸入阻抗過低，如果不加預(yù)匹配，寬帶匹配很難實(shí)現(xiàn)，同時(shí)為了實(shí)現(xiàn)千瓦功率輸出，采用多芯片合成，需要在各芯片之間實(shí)現(xiàn)功率均分，為此，器件采用輸入“T”型內(nèi)匹配網(wǎng)絡(luò)，電路結(jié)構(gòu)原理圖見圖2，“T”型網(wǎng)絡(luò)電路圖見圖3，其輸出阻抗較高，且管殼空間有限，輸出不進(jìn)行預(yù)匹配。

圖2 器件輸入內(nèi)匹配電路原理圖

圖3 器件輸入電路圖

LDMOS芯片的輸入阻抗可等效為電阻和電容，圖3中Cin和Rin為由器件芯片輸入阻抗等效的電阻和電容，加入“T”型網(wǎng)絡(luò)后，“T”型網(wǎng)絡(luò)中L2可分為兩部分：L20和L21，通過調(diào)整電感量，L21可以將芯片阻抗的容抗部分抵消掉，此時(shí)器件輸入等效電路見圖4。

圖4 L21抵消Cin后的器件輸入電路圖

器件輸入阻抗為[6]：

（4）

式（2）中，當(dāng)1=20時(shí)，器件輸入阻抗為：

從公式（3）中可以看出，設(shè)計(jì)時(shí)，選取合適的1、2及，器件的輸入阻抗虛部消除，實(shí)部由in變換至，調(diào)整2和的大小可以實(shí)現(xiàn)不同的阻抗變比，但是高阻抗變比和寬帶寬是一對(duì)矛盾，需要結(jié)合外匹配電路進(jìn)行平衡和折中，出于兼顧帶寬的考慮，一般“T”型網(wǎng)絡(luò)的阻抗變比控制在3倍左右，在實(shí)現(xiàn)時(shí)，電容C采用MOS電容，結(jié)合計(jì)算、使用ADS仿真和測(cè)試數(shù)據(jù)，本文研制的器件容值控制在200~300 pF，電感L1和L2通過鍵合金絲實(shí)現(xiàn)，通過改變鍵合線數(shù)量和弧度來調(diào)整電感量的大小，圖5為裝配好的器件照片。

圖5 器件照片

Fig.5 The graph of the device

2 外匹配電路設(shè)計(jì)

由于工作波長(zhǎng)較長(zhǎng)，無法直接通過預(yù)匹配網(wǎng)絡(luò)將器件匹配至50 Ω，預(yù)匹配后的器件需通過外電路將輸入、輸出端匹配至50 Ω。電路采用推挽結(jié)構(gòu)，推挽電路能有效提升器件阻抗，同時(shí)也可以獲得優(yōu)良的偶次諧波抑制比。輸入、輸出電路采用巴倫（Balun）實(shí)現(xiàn)平衡推挽結(jié)構(gòu)，同時(shí)巴倫還參與阻抗匹配，見圖6。通過適當(dāng)優(yōu)化選取巴倫電纜長(zhǎng)度和特性阻抗，在一定帶寬內(nèi)可以實(shí)現(xiàn)一定的阻抗變比。通過仿真優(yōu)化，兼顧帶寬性能和阻抗變比，本文輸入、輸出均采用特性阻抗25 Ω的半剛性電纜，長(zhǎng)度50 mm，見圖6。在輸入端，通過巴倫可將50 Ω端口阻抗變換至推挽結(jié)構(gòu)下實(shí)部24 Ω，對(duì)應(yīng)單側(cè)12 Ω，見圖7。每側(cè)再通過微帶-電容匹配網(wǎng)絡(luò)將12 Ω的阻抗匹配至器件的輸入阻抗，見圖8，輸出端匹配過程相同。

圖6 巴倫仿真圖

圖7 巴倫仿真結(jié)果

圖8 外匹配電路原理圖[7]

3 電路調(diào)試及測(cè)試結(jié)果

通過仿真選定巴倫后，50 Ω端口經(jīng)巴倫變換后阻抗約為12 Ω，需要通過電容帶線網(wǎng)絡(luò)匹配至器件的輸入、輸出阻抗，此時(shí)改變電容位置時(shí)，相當(dāng)于帶線的長(zhǎng)度也同時(shí)發(fā)生了變化，當(dāng)器件阻抗低時(shí)，電容位置對(duì)電路影響非常大，通過仿真給出大致方向的同時(shí)需要精心、細(xì)致地調(diào)試，特別是調(diào)試靠近器件引線的電容時(shí)，需要格外小心。此外，由于器件輸出功率大，初始調(diào)試，電路失配會(huì)造成器件結(jié)溫過高，需先在窄脈沖、小占空比下，逐步增加工作電壓進(jìn)行調(diào)試。調(diào)試好的測(cè)試電路見圖9。

圖9 器件測(cè)試電路

在工作電壓50 V、工作脈寬1 ms、占空比10%的條件下進(jìn)行了測(cè)試，380~480 MHz帶寬內(nèi)，輸出功率1220~1320 W，帶內(nèi)功率分布見圖10，增益大于18 dB，效率52.1%~55.4%，帶內(nèi)分布見圖11。進(jìn)行了抗輸出失配能力測(cè)試，器件能通過5:1駐波，抗駐波能力良好。對(duì)器件進(jìn)行了紅外結(jié)溫測(cè)試，峰值結(jié)溫120℃，熱性能良好，見圖12。對(duì)器件進(jìn)行了150℃、48 h的高溫反偏、160 h的功率老煉等溫度和電應(yīng)力實(shí)驗(yàn)，試驗(yàn)結(jié)果表明器件可靠性良好。

圖10 帶內(nèi)輸出功率和功率增益曲線

圖11 帶內(nèi)效率曲線

圖12 器件瞬態(tài)峰值結(jié)溫

4 結(jié)論

本文研制的器件功率大于1200 W，保持了P波段50 V工作的LDMOS器件的增益和效率水平，綜合指標(biāo)國(guó)內(nèi)領(lǐng)先。此外還詳細(xì)介紹了器件的內(nèi)外匹配電路設(shè)計(jì)過程，研制的器件在380~480 MHz帶寬內(nèi)，帶內(nèi)輸出功率大于1200 W，效率大于50%，抗駐波能力較強(qiáng)，熱性能良好。實(shí)現(xiàn)了國(guó)內(nèi)P波段LDMOSFET器件輸出功率千瓦級(jí)的突破，具備工程化應(yīng)用能力。

[1] DRAGON C, COSTA J, LAMEY D, et al. A silicon MOS process for integrated RF power amplifiers [C]// Microwave and Millimeter-Wave Monolithic Circuits Symposium. NY, USA: IEEE, 1996: 189-192.

[2] MA G, BURGER W, DRAGON C, et al. High efficiency LDMOS power FET for low voltage wireless communications [C]//Electron Devices Meeting, 1996. IEDM '96, International. NY, USA: IEEE, 1996: 91-94.

[3] NXP. RF power LDMOS transistors:document number: MRFE6VP61K25H. Rev. 4.1, 3/2014 product data sheet [EB/OL]. (2014-11-03) [2016-11-20]. http://www.nxp.com/ assets/documents/data/en/data-sheets/MRFE6VP61K25H.pdf.

[4] 郎秀蘭, 段雪, 劉英坤, 等. P波段350W LDMOS功率管研制 [C]//全國(guó)半導(dǎo)體器件技術(shù)研討會(huì)論文集. 北京:中國(guó)電子學(xué)會(huì), 2010: 4-6.

[5] TRIVEDI M, KHANDELWAL P, SHENAI K. Performance modeling of RF power MOSFETs [J]. IEEE Trans Electron Device, 1999, 46(8): 1794-1802.

[6] 胡輝勇. 微波功率SiGe HBT關(guān)鍵技術(shù)研究 [D]. 西安: 西安電子科技大學(xué), 2006: 117-118.

[7] 劉晗, 余振坤, 鄭新, 等. LDMOS功率器件在雷達(dá)發(fā)射系統(tǒng)中應(yīng)用研究與實(shí)踐 [J]. 微波學(xué)報(bào), 2010(8): 409-412.

（編輯：陳渝生）

Development of P band 1200 W pulse power LDMOSFET

ZHANG Xiaofan, XU Shouli, LANG Xiulan, LI Xiaodong

(The 13th Research Institute, China Electronic Technology Croup Co., Shijiazhuang 050051, China)

A P band high power LDMOSFET device was developed under self-developing process platform, and its output matching circuit was designed. Under operating conditions ofds= 50 V, pulse width=1 ms, pulse operation=10%，the device can deliver the output power of more than 1200 W with at least 18 dB of power gain and more than 50% of drain efficiency at the frequency band of 380－480 MHz. The anti VSWR capability of the device is above 5:1. The good RF performances are presented. The device achieves a breakthrough in the domestic LDMOSFET of 1200 W output power at P band.

P band; pulse power; LDMOSFET; Balun; push-pull; internal matching

10.14106/j.cnki.1001-2028.2017.06.015

TN386

A

1001-2028（2017）06-0075-05

2017-03-09

張曉帆

張曉帆（1983－），男，甘肅西和人，工程師，主要從事微波功率器件的研究和開發(fā)工作，E-mail: xiaofan622627@163.com 。

網(wǎng)絡(luò)出版時(shí)間：2017-06-07 13:45

http://kns.cnki.net/kcms/detail/51.1241.TN.20170607.1345.015.html