陳向俊，唐吉林，鄭琦琦，杜明星

（1.浙江省特種設(shè)備檢驗(yàn)研究院，浙江 杭州 310022；2.天津理工大學(xué)自動(dòng)化學(xué)院，天津 300384）

考慮寄生參數(shù)影響的高壓疊層母線排優(yōu)化設(shè)計(jì)

陳向俊1，唐吉林2，鄭琦琦2，杜明星2

（1.浙江省特種設(shè)備檢驗(yàn)研究院，浙江 杭州 310022；2.天津理工大學(xué)自動(dòng)化學(xué)院，天津 300384）

以三相變流系統(tǒng)中的高壓母線排為例，在原有獨(dú)立母排基礎(chǔ)上，設(shè)計(jì)了原格局下的和改善電容及功率器件分布格局后的疊層母線排，仿真和實(shí)驗(yàn)對(duì)其寄生參數(shù)進(jìn)行研究。結(jié)果表明，相對(duì)于獨(dú)立母排，設(shè)計(jì)的疊層母線排寄生電容參數(shù)增加，濾波效果增強(qiáng)；寄生電阻和寄生電感大大減小，疊層母排的寄生參數(shù)進(jìn)一步降低；減小回路中的過(guò)電壓和降低回路中的差模/共模干擾與近場(chǎng)輻射，對(duì)降低電力電子裝置中的傳導(dǎo)電磁干擾具有重要意義。

疊層母線排；寄生參數(shù)；傳導(dǎo)干擾；近場(chǎng)輻射

功率開(kāi)關(guān)器件的高速通斷導(dǎo)致了過(guò)高的du/dt和di/dt，由于過(guò)電壓與di/dt和分布雜散電感成正比，當(dāng)母線排電感量較大時(shí)，在通斷瞬間產(chǎn)生的尖峰電壓與直流回路電壓疊加，會(huì)造成器件擊穿，加劇回路的共模干擾，嚴(yán)重影響了系統(tǒng)的安全性［1-3］。

文獻(xiàn)［4］提出了一種直流母線排的高頻模型，適用于較小尺寸，應(yīng)用范圍有一定的局限性；文獻(xiàn)［5］提出了給母線排開(kāi)狹長(zhǎng)形缺口的方法來(lái)改變電流流向。本文依據(jù)設(shè)計(jì)標(biāo)準(zhǔn)GB/T 16935.1—2008［6］，在原有獨(dú)立母排的基礎(chǔ)上，設(shè)計(jì)了原有格局和新格局下的疊層母線排，并在Q3D環(huán)境下仿真與對(duì)比了三者的寄生參數(shù)和場(chǎng)分布圖，在Saber環(huán)境中搭建電路仿真了不同母線排下的傳導(dǎo)干擾，最后用實(shí)驗(yàn)來(lái)驗(yàn)證了仿真數(shù)據(jù)的正確性和設(shè)計(jì)的合理性。

1 疊層母線排設(shè)計(jì)原理

電力電子裝置中的疊層母線排由若干層銅排組成，各層之間用很薄的高絕緣強(qiáng)度的材料隔開(kāi)并黏合成一體，具有局部放電率低、電氣安全性高、成本低、空間小等優(yōu)點(diǎn)。母線排的導(dǎo)體材料一般為T2的紫銅或1060的鋁合金，其他的還有黃銅，碲銅等；絕緣材料一般為聚酯薄膜（PET），介電常數(shù)為3.8，其他的還有諾美紙，環(huán)氧玻璃布層壓板（FR-4）等等。

理論上當(dāng)相鄰母排內(nèi)流過(guò)較高頻的交流電流時(shí)會(huì)產(chǎn)生趨膚效應(yīng)和接近效應(yīng)，這2種效應(yīng)使電流集中在母線排的接觸面上，從而產(chǎn)生的部分磁場(chǎng)可相互抵消，使寄生電感減小，母排越靠近，磁場(chǎng)的相互抵消作用就越明顯，因此疊層母排技術(shù)可以有效抑制電壓尖峰［7-8］。

圖1為疊層母線排結(jié)構(gòu)示意圖。

圖1 疊層母線排結(jié)構(gòu)示意圖Fig.1 The structure diagram of laminated busbar

圖1中，上下銅板尺寸相同，單層銅板母線排的長(zhǎng)寬高分別為a，b，c，絕緣層厚度為h，由趨膚效應(yīng)而產(chǎn)生的集膚深度δ為

式中：f為流過(guò)電流的頻率；μ0為絕緣介質(zhì)的磁導(dǎo)率；μ1,σ1分別為銅層的磁導(dǎo)率和電導(dǎo)率。

考慮集膚深度的影響，母線排等效集中參數(shù)為

式中：R，L，C分別為母線排的等效電阻、電感及電容參數(shù)；ρ為銅層的密度；ε0為真空絕對(duì)介電常數(shù)；εr為相對(duì)介電常數(shù)。

由式（2）～式（4）可知，增大銅板的寬度b和減小絕緣層的厚度h，可以減小母線排的電抗和雜散電感，但寄生電容會(huì)增加［9］。

2 母線排建模與仿真

2.1 建模提取寄生參數(shù)

按照獨(dú)立母線排實(shí)際的物理尺寸建立模型，圖2所示為在Q3D環(huán)境下建立母線排的三維模型，材料屬性為銅層，相對(duì)介電常數(shù)為1，體電導(dǎo)率為5.8e-7 S/m，厚度為3 mm；依照當(dāng)前器件的分布格局，按照設(shè)計(jì)原理，選取合適的尺寸建立疊層母線排的模型，正、負(fù)母線排為銅層，厚度為1.5 mm，中間絕緣層為聚氯乙烯，厚度為0.025 mm；改善電容與ΙGBT的分布格局后，建立疊層母線排的模型，寬度為52 mm，長(zhǎng)度為353 mm。

圖2 母線排的三維模型圖Fig.2 The 3D model diagram of bus line

對(duì)于母線排而言，寄生參數(shù)主要是寄生電阻，寄生電感和寄生電容，在模型中設(shè)置好信號(hào)源與接收源，并選取要測(cè)量的參數(shù)進(jìn)行仿真。由于正母線排和負(fù)母線排尺寸相差無(wú)幾，仿真結(jié)果顯示兩者寄生參數(shù)相差不大，以正母線排為例，在頻率為150 kHz，5 MHz，10 MHz，15 MHz，30 MHz，50 MHz，80 MHz，100 MHz下的寄生參數(shù)仿真結(jié)果如圖3所示。

圖3中曲線1，2，3分別對(duì)應(yīng)獨(dú)立母線排，不改變格局時(shí)疊層母線排和改善格局后的疊層母線排在不同頻率下的寄生參數(shù)。仿真結(jié)果顯示:獨(dú)立母排的寄生電阻和寄生電感相對(duì)較大，疊層母線排的寄生電阻和寄生電感相對(duì)較小，合理布局后的疊層母排可以進(jìn)一步減小寄生電阻和電感；對(duì)于寄生電容而言，由于正負(fù)母線排構(gòu)成電容的兩極，這是獨(dú)立母排所沒(méi)有的，因此疊層母線排寄生電容相對(duì)較大（疊層母排寄生電容能達(dá)到42 nF上下，而獨(dú)立母排的寄生電容僅在0.015 nF上下），可以進(jìn)一步濾除線路干擾，對(duì)系統(tǒng)進(jìn)行合理的布局，有助于減小疊層母線排寄生電容參數(shù)（布局后24 nF左右）。

圖3 母線排的寄生參數(shù)Fig.3 Parasitic parameters of bus line

2.2 母線排寄生參數(shù)對(duì)共模干擾影響

圖4a是單根母線排的等效電路模型［7］，其中R，L，g，C分別為母線排上的寄生阻抗，而n為母線排的分段數(shù)；圖4b為正負(fù)母線排接入電路中的Saber仿真圖，電路中接入LΙSN模塊，用以提取干擾，其中母線排的寄生阻抗值按照之前仿真分析的結(jié)果進(jìn)行設(shè)定，其中C為正負(fù)母線排之間的耦合電容，R為負(fù)載電阻。仿真結(jié)果如圖5所示。

圖4 母線排的仿真Fig.4 The simulation of bus line

圖5 母線排共模干擾頻譜圖Fig.5 The CM interference spectrum diagram of bus line

圖5中，CM1，CM2和CM3分別為獨(dú)立母線排、原格局下設(shè)計(jì)的疊層母線排及改善格局后設(shè)計(jì)的疊層母線排形成的共模干擾頻譜圖?？梢钥闯觯陬l率為0～30 MHz范圍內(nèi)，共模干擾幅值隨著頻率的增加而微弱減小，但干擾頻譜CM1＞CM2＞CM3，說(shuō)明疊層母線排在線路中引起的傳導(dǎo)共模干擾要比獨(dú)立母線排小，合理布局下設(shè)計(jì)的母線排引起的干擾最小，可以達(dá)到減小共模干擾的目的。

2.3 母線排場(chǎng)的觀測(cè)

在Q3D的環(huán)境下，搭建不同母排的場(chǎng)模型，疊層母線排要加上去芯底板［9］，來(lái)觀測(cè)其產(chǎn)生的近場(chǎng)輻射。母線排場(chǎng)布圖如圖6所示。

圖6 母線排的場(chǎng)分布圖Fig.6 Field distribution of bus line

設(shè)置好相應(yīng)的變量參數(shù)，在同一頻率下對(duì)獨(dú)立母排、不改變分布格局時(shí)疊層母線排、改善格局后的疊層母線排進(jìn)行場(chǎng)的仿真。圖6右側(cè)結(jié)果顯示，優(yōu)化疊層母線排的場(chǎng)分布顯然要比獨(dú)立母排的場(chǎng)分布弱得多，合理的布局可以在一定程度上進(jìn)一步降低疊層母線排的場(chǎng)分布，疊層母排在接口處的輻射場(chǎng)較高，這可能是由于孔洞造成的渦流損耗和電流分布不均形成的。

3 實(shí)驗(yàn)驗(yàn)證分析

利用實(shí)驗(yàn)室設(shè)備精密阻抗分析儀（WK 6500B）對(duì)獨(dú)立母線排和疊層母排的寄生參數(shù)進(jìn)行測(cè)量，測(cè)試框圖如圖7所示。

圖7 實(shí)驗(yàn)測(cè)試框圖Fig.7 Block diagram of experimental test

獨(dú)立母排的寄生電阻和寄生電感可以直接測(cè)量，要對(duì)寄生電容進(jìn)行測(cè)量，需要在母排外面環(huán)繞一層銅箔或鋁箔等金屬箔構(gòu)成電容的另一極，測(cè)量?jī)?nèi)母排和金屬箔之間的電容［10-11］。疊層母線排寄生參數(shù)測(cè)試時(shí)接入電源與負(fù)載，使正負(fù)母線排中通過(guò)相反的電流，達(dá)到部分磁場(chǎng)抵消的目的。

測(cè)試結(jié)果用Origin軟件進(jìn)行匯總得到數(shù)據(jù)曲線如圖8所示。

圖8 母線排寄生參數(shù)的測(cè)量圖Fig.8 The parasitic parameter measurement figure of bus

實(shí)驗(yàn)測(cè)試表明，獨(dú)立母排寄生電感值分布在300～460 nH之間，去掉諧振點(diǎn)，平均值在405 nH左右，寄生電容平均值為20 pF（即0.02 nF）左右（去掉偏離值很大的點(diǎn)）；疊層母線排寄生電感值分布在8～26 nH之間，去掉諧振點(diǎn)，平均電感值為16 nH，寄生電容平均值為26 nF（去掉了偏離值很大的點(diǎn)）。兩種母排的寄生參數(shù)變化趨勢(shì)是一致的，與獨(dú)立母排相比，疊層母排的寄生電感值變?yōu)楹苄?，但寄生電容變?yōu)楹艽?，提升?個(gè)數(shù)量級(jí)。

4 結(jié)論

本文在三相變流系統(tǒng)中獨(dú)立母線排的基礎(chǔ)上，設(shè)計(jì)了原格局下的和改善電容和功率器件分布格局下的疊層母線排，并通過(guò)仿真和實(shí)驗(yàn)對(duì)獨(dú)立母排的寄生參數(shù)進(jìn)行了對(duì)比。測(cè)試結(jié)果表明：獨(dú)立母排寄生電阻和電感值較高，寄生電容值不大；優(yōu)化后的疊層母線排的寄生電容參數(shù)雖然比較大，但寄生電阻和寄生電感很低，改善格局后可以在一定程度上進(jìn)一步降低寄生參數(shù)；優(yōu)化后的疊層母排可以降低回路中的共模干擾和場(chǎng)輻射，提高系統(tǒng)的整體可靠性。

［1］劉尚合，劉衛(wèi)東.電磁兼容與電磁防護(hù)相關(guān)研究進(jìn)展［J］.高電壓技術(shù)，2014，40（6）:1605-1613.

［2］沈瑾.節(jié)能變頻器疊層母線的設(shè)計(jì)［J］.電機(jī)與控制應(yīng)用，2013，40（5）:53-58.

［3］Abrishamifar A，Lourakzadegan R，Esmaili R，et al.Design and Construction of a Bus Bar for Spike Reduction in an In?dustrial Inverter［C］∕∕Power Electronic&Drive Systems& Technologies Conference，2010:13-17.

［4］Skibinski G L，Divan D M.Design Methodology and Modeling of Low Inductance Planar Bus Structures［C］∕∕European Con?ferenceonPowerElectronicsandApplications，1993，3:98-105.

［5］張正南.迭層母線排［J］.電源技術(shù)應(yīng)用，2001，4（3）:44-46.

［6］GB∕T 16935.1—2008低壓系統(tǒng)內(nèi)設(shè)備的絕緣配合第1部分:原理，要求和試驗(yàn)［S］.2008.

［7］周建春，李新民，徐國(guó)林，等.高電磁兼容性新型母線排的設(shè)計(jì)［J］.電子工程師，2008，34（8）:38-40.

［8］Wada K，Yamashita A.Wide Bandwidth and Low Propagation Time Delay Current Sensor Applied to a Laminated Bus Bar［C］∕∕Energy Conversion Congress and Exposition（ECCE），2014:3083-3088.

［9］王愛(ài)玲，秦曉明.基于LC諧振的疊層母排雜散電感測(cè)量新方法［J］.電測(cè)與儀表，2014，51（16）:85-88.

［10］謝琳琳，梁斌，魏克新.母線排寄生參數(shù)對(duì)三相變換器電磁干擾的影響［J］.電源技術(shù)，2015，39（10）:2291-2294.

［11］Hino A，Wada K.Resonance Analysis for DC-side Laminated Bus-bar of a High Speed Switching Circuit［C］∕∕Future Energy Electronics Conference（IFEEC），2013:751-756.

Optimization Design of High Power Laminated Bus Bars Considering the Effects of Parasitic Parameters

CHEN Xiangjun1，TANG Jilin2，ZHENG Qiqi2，DU Mingxing2
（1.Zhejiang Provincial Special Equipment Inspection and Research Institute，Hangzhou 310022，Zhejiang，China；2.School of Electrical Engineering，Tianjin University of Technology，Tianjin 300384，China）

Based on the original independent bus in three phase current transformer system，the laminated bus bars on the original pattern and the improving distribution pattern of the capacitance and power device were designed.The simulation and experiment show that compared with the parasitic parameters of the independent bus，although the capacitance parameters of the laminated bus line is increased，the parasitic resistance and inductance are decreased greatly and the parasitic parameters of laminated bus can fall further after reasonable layout.The over voltage and the common-mode∕differential-mode interference in the circuit and field radiation can be reduced，also it is a great significance for reducing the conduction electromagnetic interference of power electronic equipment.

laminated bus bar；parasitic parameters；conducted interference；the near field radiation

TM46

A

10.19457∕j.1001-2095.20170714

2016-07-05

修改稿日期：2016-10-11

陳向?。?977-），男，研究生，高級(jí)工程師，Email:893941593@qq.com