尚鴻鵬,石云杰,孫翔宇,常麗媛長(zhǎng)春理工大學(xué)
不同半導(dǎo)體制造技術(shù)間高效轉(zhuǎn)換集成光路設(shè)計(jì)的方式探究
尚鴻鵬,石云杰,孫翔宇,常麗媛
長(zhǎng)春理工大學(xué)
針對(duì)60GHz的光纖到戶無線通信應(yīng)用,本研究設(shè)計(jì)了一種基于磷化銦的遠(yuǎn)端接入點(diǎn)集成光子芯片。在多項(xiàng)目晶圓框架下,本設(shè)計(jì)方案為了確保集成光子芯片能夠滿足設(shè)計(jì)要求,在設(shè)計(jì)中分別對(duì)晶圓廠流片的設(shè)計(jì)功能和結(jié)構(gòu)參數(shù)及后期掩膜設(shè)計(jì)等相關(guān)內(nèi)容進(jìn)行了詳細(xì)檢驗(yàn)、論證,以此有效提高了設(shè)計(jì)質(zhì)量,同時(shí)縮短了集成光子芯片的設(shè)計(jì)周期。
半導(dǎo)體制造技術(shù);高效轉(zhuǎn)換;集成光路;設(shè)計(jì)
微波光子學(xué)是一門實(shí)用性和實(shí)踐性較強(qiáng)的學(xué)科,其與集成轉(zhuǎn)換技術(shù)密切相關(guān)。但是,由于集成技術(shù)的優(yōu)化需通過具體應(yīng)用來體現(xiàn),因此其對(duì)集成光路進(jìn)行大量工業(yè)制造形成了阻礙[1]?;诖耍疚膶⒅攸c(diǎn)探討不同半導(dǎo)體制造技術(shù)間高效轉(zhuǎn)換集成光路的設(shè)計(jì)方式。
MPW框架又稱“多項(xiàng)目晶圓框架”,其英文全稱為“Multi-projectWafer”。在該框架下,基于集成技術(shù),可將不同設(shè)計(jì)合并到某個(gè)晶圓中,以此采用標(biāo)準(zhǔn)化的加工工藝,對(duì)整片晶圓進(jìn)行加工。因此,在此框架之下,加工整片晶圓所產(chǎn)生的成本就會(huì)由所有參加“Multi-projectWafer”的項(xiàng)目,結(jié)合集成光子芯片的實(shí)際面積進(jìn)行均勻分?jǐn)?,所以加工費(fèi)用可降低大約10%[2]。
所謂“通用晶圓廠”主要是指一個(gè)集成光子芯片制造廠能夠?qū)⑵渫ㄓ玫募杉夹g(shù)工藝向外進(jìn)行開放。目前,基于基于“磷化銦”的通用晶圓廠集成加工模式在我國微光子技術(shù)領(lǐng)域具有非常廣闊的應(yīng)用前景。由于磷化銦是一種能夠支持增益元件的材料,故其對(duì)于芯片集成的光源而言至關(guān)重要。當(dāng)前,在JEPPIX的協(xié)調(diào)下,磷化銦多項(xiàng)目晶圓可為英國、德國和荷蘭提供3個(gè)晶圓廠。
在對(duì)集成光子芯片進(jìn)行優(yōu)化設(shè)計(jì)時(shí),為了使相關(guān)設(shè)計(jì)過程與晶圓廠的基本要求相符,需采用PDKs設(shè)計(jì)工具進(jìn)行設(shè)計(jì)規(guī)則檢查。該工具為晶圓廠特定的工藝設(shè)計(jì)工具,其包含了能夠用來設(shè)計(jì)ASPICs元件的掩膜布局。在具體優(yōu)化、設(shè)計(jì)過程中,“Photonic Design Automation Flow”首先需對(duì)設(shè)計(jì)過程中所采用的相關(guān)參數(shù)進(jìn)行定義,然后再從系統(tǒng)層面中獲取集成光子芯片設(shè)計(jì)所需的基本參數(shù),以此對(duì)其所對(duì)應(yīng)的回路進(jìn)行設(shè)計(jì);同時(shí),對(duì)回路實(shí)現(xiàn)過程所需的元件進(jìn)行選取。在元件選取時(shí),若“Process Design Kits”無法為“Photonic Design Automation Flow”提供實(shí)現(xiàn)回路所需要的元件,則集成光子芯片設(shè)計(jì)和制造的技術(shù)人員需對(duì)所需元件進(jìn)行仿真設(shè)計(jì)。只有當(dāng)整個(gè)光回路的相關(guān)功能通過系統(tǒng)仿真、驗(yàn)證后,設(shè)計(jì)人員方可將設(shè)計(jì)發(fā)送至晶圓廠。所以,“Photonic Design Automation Flow”是“iPCP”的重要基礎(chǔ)。通過這一集成產(chǎn)品創(chuàng)造流程,對(duì)設(shè)計(jì)、系統(tǒng)和工藝工程師之間的交互過程進(jìn)行了系統(tǒng)描述。與此同時(shí),通過標(biāo)準(zhǔn)的接口和對(duì)軟件的應(yīng)用,可獲得不同軟件包之間的自由轉(zhuǎn)換。
在MPW框架下,為了滿足集成光子芯片的設(shè)計(jì)要求,本研究選取了兩個(gè)不同的晶圓廠和HHI和Oclaro流片,旨在HHI和Oclaro中實(shí)現(xiàn)ASPIC設(shè)計(jì)的相互轉(zhuǎn)換。首先,基于設(shè)計(jì)規(guī)格,為了能夠科學(xué)提出一種能夠滿足設(shè)計(jì)要求的回路結(jié)構(gòu),需借助ASPIC軟件在回路層面進(jìn)行系統(tǒng)仿真,然后對(duì)晶圓廠所提供的BBs進(jìn)行查看,從而找到全部能夠滿足設(shè)計(jì)要求的回路結(jié)構(gòu)。在查看過程中,若發(fā)現(xiàn)某些BBs只存在于其中一個(gè)晶圓廠的PDK中,則ASPIC設(shè)計(jì)無法完成在HHI和Oclaro兩個(gè)晶圓廠之間的相互轉(zhuǎn)換。
本研究所設(shè)計(jì)的集成光路主要為了向用于遠(yuǎn)程光接入點(diǎn)且使用CWDM分配器的壓?jiǎn)卧峁┫嚓P(guān)功能。在此過程中,需借助AWG來完成CWDM分配器的設(shè)計(jì)。其中,AWG(Arrayed Waveguide Grating)需在晶圓廠HHI平臺(tái)內(nèi)應(yīng)用Opto Designer 5軟件中知識(shí)產(chǎn)權(quán)保護(hù)的擴(kuò)展包,對(duì)AWG結(jié)構(gòu)的光譜和大小進(jìn)行仿真、優(yōu)化。HHI和Oclaro平臺(tái)下,AWG的光譜圖和大小分別為2.5× 1.5mm2和1.5×1.0mm2。
從上仿真結(jié)果來看,在HHI和Oclaro平臺(tái)下,AWG結(jié)構(gòu)的光譜圖和大小仿真結(jié)果存在很大差異。但是,其依然能夠確保接收器和發(fā)射器可在同一個(gè)波長(zhǎng)下進(jìn)行工作,從而證明了“ASPIC設(shè)計(jì)”在HHI和Oclaro兩個(gè)不同平臺(tái)中的相互轉(zhuǎn)換合理、可行。
另外,在該集成光路設(shè)計(jì)中,為了使ASPIC設(shè)計(jì)在HHI和Oclaro兩個(gè)不同平臺(tái)中的相互轉(zhuǎn)換更加便捷與高效,本研究還同時(shí)采用了“pxSinebend”及“pxMMI”等一些具有自適應(yīng)功能的通用結(jié)構(gòu)單元。如結(jié)合“MMI”(多模干涉器)輸出與輸入端的波導(dǎo)寬度,即可對(duì)錐形波導(dǎo)進(jìn)行自動(dòng)添加。
此外,“SOA”(半導(dǎo)體光放大器)也是一個(gè)具有自適應(yīng)功能的通用結(jié)構(gòu)單元。在集成光路設(shè)計(jì)中,“Opto Designer5”軟件會(huì)結(jié)合實(shí)際設(shè)計(jì)需要,對(duì)定義在淺刻蝕層的波導(dǎo)過渡結(jié)構(gòu)進(jìn)行自動(dòng)放置,以此確保集成光路能夠高效在不同半導(dǎo)體制造技術(shù)間實(shí)現(xiàn)順利轉(zhuǎn)換[4]。
綜上所述,本研究重點(diǎn)描述了“ASPIC設(shè)計(jì)”在“HHI”和“Oclaro”兩個(gè)不同平臺(tái)中相互轉(zhuǎn)換的過程。通過找到同時(shí)存在于兩個(gè)不同晶圓廠的“BBs”,以此確保兩個(gè)設(shè)計(jì)相關(guān)功能具有一定的相似性。與此同時(shí),基于此種優(yōu)化、設(shè)計(jì)方式,也有效提高了“ASPIC設(shè)計(jì)”在不同晶圓廠進(jìn)行轉(zhuǎn)換的效率,更大大縮短了遠(yuǎn)端接入點(diǎn)集成光子芯片的設(shè)計(jì)周期。
[1]K.Welikow,A.Sosa等.針對(duì)60G赫茲無線連接的集成遠(yuǎn)端光接入單元的設(shè)計(jì)[J].集成電路應(yīng)用,2016,33(3):25-28。
[2]M.Smit et al.Generic foundry model for InP-based photonics [J].IETOptoelectronics,vol.5,Iss.5,pp.187-194,2011.
[3]http:∕∕paradigm.jeppix.eu.
[4]http:∕∕www.phoenixbv.com.
常麗媛。