張雪

【摘要】 EDA技術(shù)屬于現(xiàn)代電子設(shè)計技術(shù)的核心內(nèi)容，隨著時代的發(fā)展在通信領(lǐng)域、電子信息領(lǐng)域均逐漸得到了廣泛的應(yīng)用。另外，信息網(wǎng)絡(luò)技術(shù)時電子信息技術(shù)的重要組成部門，掌握信息網(wǎng)絡(luò)技術(shù)的情況下能夠獲得更加完整的數(shù)據(jù)、計算機通信概念，便于更好的從事計算機通信、數(shù)據(jù)通信工作。本文在將EDA技術(shù)作為基礎(chǔ)技術(shù)的情況下，重點分析了通用亦不收發(fā)器中多個層面的設(shè)計，希望能夠更好的應(yīng)用EDA技術(shù)。

【關(guān)鍵詞】 EDA技術(shù) 通用異步收發(fā)器 數(shù)據(jù)通信

前言：在數(shù)據(jù)通信系統(tǒng)當(dāng)中，經(jīng)常采用串行通信以促使信息數(shù)據(jù)交換。異步串行通信具有比較高的可靠性，且傳輸線比較少，能夠進行遠(yuǎn)距離的傳輸，當(dāng)前已經(jīng)能夠在計算機以及外設(shè)的數(shù)據(jù)交換方面得到廣泛應(yīng)用。其進行數(shù)據(jù)傳輸時一般均需要利用通用異步收發(fā)器。與此同時，恰當(dāng)?shù)睦肊DA技術(shù)優(yōu)勢對串行通信接口進行設(shè)計，能夠便于人們更加直觀的了解到數(shù)據(jù)鏈路層的工作原理，亦能夠更加恰當(dāng)?shù)膶⑵鋺?yīng)用到實際當(dāng)中。

一、EDA技術(shù)與通用異步收發(fā)器概述

EDA技術(shù)即是指電子設(shè)計自動化技術(shù)，屬于將計算機技術(shù)恰當(dāng)應(yīng)用于電子設(shè)計過程的新技術(shù)和，已經(jīng)能夠在電子電路設(shè)計與方針、集成電路板圖設(shè)計、可編程器件的編程以及印刷電路板設(shè)計等領(lǐng)域得到廣泛應(yīng)用。通用異步收發(fā)器簡稱UART，是一種通用串行數(shù)據(jù)總線，能夠進行雙向通信并實現(xiàn)全雙工傳輸和接收。當(dāng)前，在嵌入式設(shè)計當(dāng)中，通用異步收發(fā)器主要用于與計算機進行通信。通用異步收發(fā)器在工作當(dāng)中基本上分為發(fā)生和接收兩個過程，并且會涉及到奇偶校驗位發(fā)生器、波特率發(fā)生器、頂層模塊等模塊。

二、基于EDA技術(shù)的通用異步收發(fā)器的具體設(shè)計

2.1奇偶校驗位發(fā)生器設(shè)計

基于EDA技術(shù)的通用異步收發(fā)器奇偶校驗位發(fā)生器設(shè)計，必須要能夠滿足以下幾個方面的功能：首先，所設(shè)計的奇偶校驗位發(fā)生器，要能夠根據(jù)奇偶校驗規(guī)則，即奇校驗為ODD，偶校驗為EVEN，進行恰當(dāng)選定后輸入相應(yīng)的串行二進制數(shù)據(jù)，將校驗位進行準(zhǔn)確的計算，并且與輸入的串行數(shù)據(jù)校驗位進行比較，由此判斷數(shù)據(jù)的正確或者錯誤。其次，該奇偶校驗位發(fā)生器必須要能夠根據(jù)具體的檢驗規(guī)則，準(zhǔn)確的為計算機所發(fā)送的并行數(shù)據(jù)添加相應(yīng)校驗位。為了保證該奇偶校驗位發(fā)生器設(shè)計能夠滿足要求，一般會選用modelsim軟件對其進行功能仿真（如圖1），并且對仿真結(jié)果進行分析。

2.2波特率發(fā)生器設(shè)計

波特率發(fā)生器一般需要為通用異步收發(fā)器當(dāng)中數(shù)據(jù)接收與發(fā)送過程所產(chǎn)生的計數(shù)器與串行數(shù)據(jù)發(fā)送中的移位寄存器提供時鐘。若要保證數(shù)據(jù)發(fā)送或者接收能夠按照RS-232串行通信時序要求進行，則必須要保證波特率發(fā)生器所產(chǎn)生的功能與RS-232通信所產(chǎn)生的波特率具有同步時鐘[1]。例如，若要波特率為9600bit/s，進行串行數(shù)據(jù)發(fā)生與接收時必須將占空比設(shè)置為50%的波特率時鐘，數(shù)據(jù)接收與發(fā)送過程中的計數(shù)器在計數(shù)達(dá)到5208*50%=2604并且輸出高電平之后，計數(shù)達(dá)到5208時，輸出置低電平且重新計數(shù)[2]。

2.3頂層模塊設(shè)計

通用異步收發(fā)器的頂層模塊包括諸多接口定義，主要用于實現(xiàn)收發(fā)內(nèi)和與各個模塊之間的相互連接。若通用異步收發(fā)器的波特率為9600bit/s，在進行發(fā)送功能仿真時將能夠得到相應(yīng)的仿真結(jié)果，如圖2所示。從該圖的相關(guān)結(jié)果可以發(fā)現(xiàn)，TOTAL-BIT是總數(shù)據(jù)位數(shù)，在計算機發(fā)送給通用異步收發(fā)器的等待TxD口發(fā)送數(shù)據(jù)為01010101，接觸send信號后，輸出的數(shù)據(jù)為001010101，該數(shù)據(jù)當(dāng)中的第一位為起始位，中間八位則為TxD發(fā)送完成以后輸出的指示信號，例如在RxD上表示為0101010010，起始位為0，其后則為101010010[3]。

結(jié)論：綜上所述，利用EDA技術(shù)進行通用異步收發(fā)器的設(shè)計，在一定程度上能夠?qū)崿F(xiàn)異步串行通信功能。對于設(shè)計的通用異步收發(fā)器各個模塊，基本上可以利用modelsim軟件進行功能仿真與校驗。從整體上而言，基于EDA技術(shù)的通用異步收發(fā)器具有較高靈活性，在實際的應(yīng)用當(dāng)中能夠恰當(dāng)調(diào)整波特率發(fā)生器分頻參數(shù)，且能夠根據(jù)不同的數(shù)據(jù)幀格式進行不同方式的校驗，具有一定準(zhǔn)確性和直觀性，值得在教學(xué)以及實際當(dāng)中廣泛應(yīng)用。

參 考 文 獻(xiàn)

[1]同曉榮，盛仲飆.基于FPGA實現(xiàn)CRC校驗功能的通用異步串口通信[J].信息技術(shù)，2012，03（04）：27-29.

[2]王友瑞，石偉，王志英，等.基于同步EDA工具的異步電路設(shè)計流程[J].計算機研究與發(fā)展，2012，09（08）：2027-2035.

[3]王磊，李超，胡春喜.一種多功能通用異步串行UART接口的設(shè)計與實現(xiàn)[J].四川兵工學(xué)報，2014，12（03）：101-103.