魏剛

摘 要 當(dāng)前計(jì)算機(jī)體系結(jié)構(gòu)研究突出表現(xiàn)為微處理器體系結(jié)構(gòu)研究，面臨著許多新挑戰(zhàn)。面向體系結(jié)構(gòu)開展應(yīng)用算法優(yōu)化和體系結(jié)構(gòu)支持軟件工具的各種技術(shù)正在相互融合，新思想、新技術(shù)不斷涌現(xiàn)，計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)正處于一個迅速變化的時期。本文分別闡述了高等計(jì)算機(jī)體系結(jié)構(gòu)的歷史、現(xiàn)狀以及未來的發(fā)展方向。

關(guān)鍵詞 體系結(jié)構(gòu) 現(xiàn)狀 發(fā)展

中圖分類號：TP303 文獻(xiàn)標(biāo)識碼：A

計(jì)算機(jī)的體系結(jié)構(gòu)范圍很廣，定義也很寬泛，它包含了指令集的設(shè)計(jì)、組織、硬件與軟件的邊界問題等等，同時涉及了應(yīng)用程序、技術(shù)、并行性、編程語言、接口、編譯、操作系統(tǒng)等很多方面。作為各項(xiàng)技術(shù)發(fā)展的中心，體系結(jié)構(gòu)一直在不斷地朝前發(fā)展。

1 計(jì)算機(jī)體系結(jié)構(gòu)的歷史回顧

從20世紀(jì)70年代中期開始，分布式系統(tǒng)開始出現(xiàn)并流行，極大地增加了系統(tǒng)的復(fù)雜性，出現(xiàn)了微處理器并獲得了廣泛應(yīng)用。如今計(jì)算機(jī)的體系結(jié)構(gòu)發(fā)展迅速地從集中的主機(jī)環(huán)境轉(zhuǎn)變成分布的客戶機(jī)/服務(wù)器（或?yàn)g覽器/服務(wù)器）環(huán)境，新的技術(shù)不斷涌現(xiàn)出來。盡管如此，計(jì)算機(jī)在總體上、功能上需要解決的問題仍然存在。隨著RISC技術(shù)、Cache等創(chuàng)新技術(shù)的發(fā)展，不僅僅在專業(yè)領(lǐng)域，越來越多的PC機(jī)也在向此靠攏。在每一次進(jìn)步與創(chuàng)新的同時使組件的成本降到最低成為最需要考慮的問題。

2計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展現(xiàn)狀

2.1通過線程級并行改善處理器性能

IBM的POWER5TM處理器是一個雙上下文的同時多線程芯片。在每一種表面組裝技術(shù)的核心，IBM POWER5突出了兩層線程資源的平衡和優(yōu)化。第一層提供了自動的內(nèi)嵌硬件資源平衡設(shè)備，而第二層是一種軟件控制優(yōu)化機(jī)制，它顯示了線程優(yōu)化的八層。通過并行性來改善處理器的性能，已經(jīng)不是新的技術(shù)，但將并行性細(xì)化到線程級，可大大提高并行度，并且克服了通常指令級并行的限制。

2.2并行性意識分批處理時序

在一個共享的動態(tài)隨機(jī)存儲器系統(tǒng)中，一個線程延遲不僅來自其他線程的由于邊界、總線、行緩沖器沖突的請求，而且會破壞其他線程動態(tài)隨機(jī)存儲器邊界層的并行性。并行意識分批處理時序（PAR-BS）基于兩個關(guān)鍵的觀點(diǎn)。首先，PAR-BS分批地處理DRAM請求來提供公平并且避免請求的餓死；其次，優(yōu)化系統(tǒng)工作量。PAR-BS采用并行意識DRAM時序安排策略，從而通過線程減少內(nèi)存關(guān)聯(lián)，拖延時間經(jīng)驗(yàn)。PAR-BS無縫地包含了對系統(tǒng)級線程優(yōu)先級的支持，并且能夠?qū)Σ煌瑑?yōu)先級的線程提供不同的服務(wù)層，包括純粹投機(jī)的服務(wù)。

2.3內(nèi)嵌磁盤并行性

服務(wù)器存儲系統(tǒng)使用大量的磁盤來實(shí)現(xiàn)高性能，因此消耗大量的能量。內(nèi)嵌磁盤并行性能夠幫助一個大的磁盤陣列替換一個較小的，用滿足容量需求的磁盤最小數(shù)目。用提供高性能的存儲陣列來替代一個單獨(dú)的高內(nèi)存的磁盤驅(qū)動器。與前面所述的兩種并行性不同，傳統(tǒng)的計(jì)算機(jī)為了提高速度加強(qiáng)性能，都不可避免造成了其他方面的損失，例如容量大、能量高等等，而通過內(nèi)置的磁盤并行，在實(shí)現(xiàn)高性能的同時，也減少了能量的消耗，這是過去所追求的計(jì)算機(jī)性能的一個重要方面。

2.4指令粒度程序監(jiān)控的靈活硬件加速器

指令粒度程序監(jiān)控工具，在個人指令粒度上檢查和分析執(zhí)行程序，對快速檢測錯誤和安全攻擊然后限制它們的損害是非常寶貴的。通過檢查一些不同的工具識別一般費(fèi)用的三種重要的共同資源，然后為定位這些費(fèi)用提出三種新的硬件技術(shù)：繼承跟蹤冪等濾波器，以及元數(shù)據(jù)轉(zhuǎn)換旁置緩沖器。總的來說，這些組成了一個多用途的硬件加速框架。

3 計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展趨勢

3.1混合體系結(jié)構(gòu)已成為HPC發(fā)展的趨勢

建在東京技術(shù)研究所的TSUBAME采用的就是混合體系，除了使用10368個AMD雙核Opteron外，360塊加速卡為系統(tǒng)貢獻(xiàn)了24%的性能，僅增加了1%的功耗。而IBM將在2008年完成的名為RoadRunner的1600萬億次HPC中，總共采用了16000個Opteron和cell兩種不同架構(gòu)的處理器。可以說，多核微處理器和面向領(lǐng)域的混合體系結(jié)構(gòu)已成為HPC發(fā)展的趨勢。

3.2新技術(shù)的發(fā)展應(yīng)有多樣化的評估標(biāo)準(zhǔn)

面對各種新技術(shù)的出現(xiàn)，多樣化的評估才能更加公正客觀地反映高性能計(jì)算機(jī)技術(shù)的發(fā)展與進(jìn)步。FPGA（現(xiàn)場可程序化邏輯門陣列）與GPU（圖形處理器）等芯片在高效計(jì)算上也具有可觀的加速性。未來基準(zhǔn)測試軟件能否測度CPU外的計(jì)算加速性芯片所帶來的效能效益，也成為一大重點(diǎn)。再者，現(xiàn)有性能評估法也僅以標(biāo)量（Scalar）為主，不考慮向量（Vector）性能，但日本NEC的地球仿真器是原生的向量計(jì)算系統(tǒng)，若以向量為前提進(jìn)行較量，NEC依然會是榜首，其他則會是PowerPC970（芯片內(nèi)具備硬件向量計(jì)算單元）的系統(tǒng)。如此，推測未來也可能會另設(shè)向量別的性能比較，好與現(xiàn)有標(biāo)量別的比較分開。

3.3光電結(jié)合是未來計(jì)算機(jī)制造和互聯(lián)技術(shù)的發(fā)展趨勢

光電技術(shù)的結(jié)合是下二十年計(jì)算機(jī)制造技術(shù)的發(fā)展趨勢，PCB（印刷電路板）板間光互連將成為未來高性能計(jì)算機(jī)的標(biāo)準(zhǔn)互連方式。如果按照摩爾定律繼續(xù)發(fā)展，下二十年后，半導(dǎo)體技術(shù)將進(jìn)入THz時代，而THz是電信號和光信號交叉之處。未來芯片內(nèi)部也有可能采用光互聯(lián)技術(shù)。可以預(yù)見光電技術(shù)的結(jié)合將是未來

4總述

當(dāng)前高性能計(jì)算機(jī)的研制已進(jìn)入發(fā)展的十字路口。一方面，尖端的高性能計(jì)算機(jī)系統(tǒng)研制正處于各種新思想與新方法產(chǎn)生的活躍期；另一方面，廉價(jià)的機(jī)群系統(tǒng)帶來的高性能計(jì)算機(jī)反過來對系統(tǒng)設(shè)計(jì)提出了新的要求。我國已經(jīng)具備了自行研制國際先進(jìn)水平超級計(jì)算機(jī)系統(tǒng)的能力，并形成了神威、銀河和曙光等幾個自己的產(chǎn)品系列和研究隊(duì)伍，有進(jìn)行重大技術(shù)創(chuàng)新的條件。但是，目前研制的系統(tǒng)國產(chǎn)化程序并不高，處理器、高速網(wǎng)絡(luò)等關(guān)鍵部件還主要依賴進(jìn)口。隨著集成電路生產(chǎn)基地逐漸向中國轉(zhuǎn)移和國產(chǎn)通用CPU技術(shù)的突破，我國實(shí)際上已經(jīng)開始具備了自主生產(chǎn)高性能計(jì)算機(jī)全套部件的潛力，高效能和高生產(chǎn)力正在孕育未來高性能計(jì)算機(jī)的創(chuàng)新機(jī)會。

參考文獻(xiàn)

[1] 祁金華.高性能計(jì)算走向成熟期[J].網(wǎng)絡(luò)世界，2007（21）.

[2] 曾宇，王潔.中國高性能計(jì)算機(jī)技術(shù)及標(biāo)準(zhǔn)現(xiàn)狀分析[J].信息技術(shù)與標(biāo)準(zhǔn)化，2006（10）.