黃　凡

（海軍駐昆明地區(qū)軍事代表辦事處，昆明650051）

高性能魚雷聲靶信號處理系統(tǒng)設(shè)計與實現(xiàn)

黃凡

（海軍駐昆明地區(qū)軍事代表辦事處，昆明650051）

針對魚雷聲靶信號處理功能繁多、運算復(fù)雜、大數(shù)據(jù)量及高速實時處理的要求，設(shè)計了一種高性能通用魚雷聲靶信號并行處理系統(tǒng)。該系統(tǒng)在以往對魚雷聲靶數(shù)字信號處理系統(tǒng)研制的基礎(chǔ)上，采用了多ADSP－TS101節(jié)點互聯(lián)的網(wǎng)狀分布式并行處理結(jié)構(gòu)，基于CPCI總線和ADSPTS101處理器的高性能，包含通用信號采集并行處理模塊、信號產(chǎn)生處理模塊和數(shù)字信號處理模塊。該系統(tǒng)結(jié)構(gòu)簡單，具有較好的通用性和擴展性，非常適合魚雷面尺度聲靶對數(shù)字信號處理設(shè)備大任務(wù)量高速實時處理及系統(tǒng)功能擴展的要求。

魚雷聲靶；信號處理；CPCI總線；ADSP－TS101處理器；并行處理；實時處理

1　引　言

隨著魚雷聲靶自導(dǎo)技術(shù)的發(fā)展，魚雷自導(dǎo)信號體制越來越復(fù)雜，這就使得魚雷聲靶對信號處理能力和功能的兼容性要求越來越高［1］。特別是魚雷線尺度和面尺度聲靶的信號處理系統(tǒng)，由于其工作模式繁多以及測量帶寬、頻率均衡和頻率高分辨率帶來的大數(shù)據(jù)量，給系統(tǒng)的通用、實時和準確檢測帶來了很大難度。以往在設(shè)計魚雷聲靶數(shù)字信號處理設(shè)備時都是針對特定的應(yīng)用問題去選擇合適的信號處理算法，然后根據(jù)算法流程確定系統(tǒng)的硬件結(jié)構(gòu)，必然導(dǎo)致當信號處理內(nèi)容、規(guī)模發(fā)生變化或者出現(xiàn)新算法時整個硬件系統(tǒng)都要重新設(shè)計，造成人力、物力和時間上的浪費。因此研發(fā)一種可擴展的高性能通用魚雷聲靶數(shù)字信號實時并行處理系統(tǒng)很有必要。一方面，可以通過靈活的軟件編程來適應(yīng)處理問題的變化和算法發(fā)展；另一方面，可以通過簡單的硬件擴展來適應(yīng)處理和應(yīng)用規(guī)模的變化；同時也為魚雷聲靶的通用化設(shè)計奠定一定的技術(shù)基礎(chǔ)。

在以往對魚雷聲靶數(shù)字信號處理系統(tǒng)研制的基礎(chǔ)上［2］，采用多ADSP－TS101［3－6］節(jié)點互聯(lián)的網(wǎng)狀分布式并行處理結(jié)構(gòu)，設(shè)計出了基于CPCI總線和ADSP－TS101處理器的高性能通用魚雷聲靶通用信號采集并行處理模塊、信號產(chǎn)生處理模塊和數(shù)字信號處理模塊。這些模塊具有通用性、可擴展性好和并行處理效率高等特點。另外可用此模塊構(gòu)成大規(guī)模的并行信號處理系統(tǒng)，其簡單清晰的系統(tǒng)拓撲結(jié)構(gòu)和接口關(guān)系的特點，非常適合魚雷面尺度聲靶對數(shù)字信號處理設(shè)備大任務(wù)量高速實時處理及系統(tǒng)功能擴展的要求。

2　魚雷聲靶信號處理系統(tǒng)結(jié)構(gòu)

基于CPCI總線設(shè)計的并行高速數(shù)字信號處理系統(tǒng)是以研華MIC－3042B（主板MIC－3369）的CPCI總線控制計算機為平臺，包含通用信號采集處理模塊（A／D＋DSP）、通用信號產(chǎn)生處理模塊（D／A＋DSP）、通用數(shù)字信號處理模塊（8DSP）和GPS同步控制模塊。該平臺可為用戶提供8個擴展插槽，用戶可根據(jù)項目任務(wù)和數(shù)字信號處理系統(tǒng)處理任務(wù)量的大小增減模塊，模塊DSP節(jié)點之間采用總線或點到點的Link鏈路口進行互連。

基于CPCI總線的并行高速數(shù)字信號處理系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

圖1　高速數(shù)字信號處理系統(tǒng)結(jié)構(gòu)框圖

3　處理模塊設(shè)計與實現(xiàn)

在魚雷聲靶數(shù)字信號處理系統(tǒng)中，其關(guān)鍵部件是通用A／D信號采集處理模塊、DSP模塊和D／A信號產(chǎn)生模塊，它們都采用6U標準尺寸的基于CPCI通用總線的設(shè)計思路，以下就其通用總線、DSP節(jié)點選擇等進行分析和設(shè)計。

3.1CPCI總線接口設(shè)計

CPCI總線是一個開放式、國際性技術(shù)標準，由PCI總線工業(yè)計算機制造商組織PICMG（PCI Industrial Computer Manufacturer Group）負責制定和支持。CPCI總線具有嚴格的標準和規(guī)范，保證其具有良好的兼容性，支持多種處理器和操作系統(tǒng)，符合CPCI規(guī)范的擴展卡可插入任何CPCI系統(tǒng)并可靠地工作。CPCI標準將外設(shè)組件互連（PCI）標準特性與支持嵌入式應(yīng)用的堅固機械外形完美結(jié)合在一起，其性能特征是專門針對工業(yè)環(huán)境而量身定制的。簡單地說：CPCI總線=PCI總線的電氣規(guī)范＋標準針孔連接器＋歐洲卡規(guī)范。CPCI基于ICMG2.0規(guī)范，其電氣特性與PCI總線相同，因此用戶的軟件和普通PC機兼容，現(xiàn)有的PCI外圍卡也可以很容易地移植到CPCI平臺上。CPCI使用高密度針孔總線連接器，和使用金手指連接器的PCI卡相比，具有連接更可靠，完全氣密的特點，模塊的抗震性和抗腐蝕性高。CPCI還支持熱插拔，即可在不關(guān)機狀態(tài)下插入或取出板卡，熱插拔的優(yōu)點在于能增強系統(tǒng)性能或診斷系統(tǒng)故障而無需關(guān)閉系統(tǒng)，這對軍品應(yīng)用來說十分重要。

采用DSP處理系統(tǒng)與PCI／CPCI總線接口，能夠有效利用PC機資源和大量面向CPCI總線及CPCI總線的處理芯片，降低開發(fā)成本，特別是通過PC機的圖形界面操作極大方便了DSP系統(tǒng)調(diào)試，因而具有很大的應(yīng)用價值。而連接DSP處理系統(tǒng)與PCI／CPCI總線接口最有效的方法是借助于PCI橋接電路。橋接電路是一種將局部總線轉(zhuǎn)換成CPCI總線的專用接口芯片，它可實現(xiàn)CPCI規(guī)范所要求的所有硬件接口信號和配置空間寄存器。采用橋接電路能大大簡化CPCI板卡的設(shè)計，縮短研發(fā)周期。本設(shè)計就采用了PLX公司的PCI9054作為橋接芯片，用來實現(xiàn)CPCI主控和CPCI目標（DSP局部總線）相連接功能。由于PCI9054的局部總線控制信號與ADSP－TS101引腳并不兼容，采用ALTERA公司的FPGA芯片將PCI9054的地址線和控制信號轉(zhuǎn)換成與ADSP－TS101控制信號相兼容后，再連至ADSP－TS101的地址總線和控制總線上。ADSP－TS101通過橋接電路與CPCI總線相連的原理框圖如圖2所示，它能實現(xiàn)比較全的功能，如：支持CPCI主控設(shè)備對多DSP的讀寫，包括單字的讀寫操作、四字的突發(fā)讀寫操作及持續(xù)的突發(fā)讀寫操作。同時也支持局部總線的主處理器通過PCI9054來對CPCI總線上存儲器設(shè)備、I／O設(shè)備所映射的空間進行單字或同步的連續(xù)訪問。

PC19054與DSP間可以是異步通訊，也可以設(shè)計成同步訪問模式，其中CPLD所實現(xiàn)的時序邏輯較為關(guān)鍵。EEPROM用于在系統(tǒng)加電啟動時向PC19054加載寄存器初始化數(shù)據(jù)，來完成CPCI的配置。所有的32位PCI／CPCI系統(tǒng)信號直接和PC19054相連，由PC19054管理和協(xié)調(diào)CPCI的總線信號，使局部總線獨立于CPCI標準總線，從而使得兩套總線都能并行、高速運作。

圖2　CPCI總線與ADSP－TS101橋接原理框圖

3.2DSP節(jié)點單元

選用ADI公司高性能DSP處理器TigerSHARC ADSP－TS101［7－8］作為系統(tǒng)的核心處理節(jié)點，Tiger-SHARC系列處理器為ADI最新推出的具有業(yè)界領(lǐng)先性能的DSP。它采用針對通訊的應(yīng)用基本架構(gòu)和其它大運算量應(yīng)用的要求對結(jié)構(gòu)進行了優(yōu)化的超高性能的超標量結(jié)構(gòu)，這種獨特結(jié)構(gòu)集合了RISC，VLIW和標準DSP處理器的優(yōu)勢。TigerSHARC具有很高的時鐘頻率和深度流水線結(jié)構(gòu)，還能同時支持32位定點和32位浮點數(shù)據(jù)類型。

ADSP－TS101主要性能：①ADSP－TS101的最高內(nèi)核時鐘是300MHz，指令周期可達到3.3ns；②可以提供1.8G FLOPs的浮點處理能力；③6Mbit的片內(nèi)SRAM；④雙運算模塊每個包含一個ALU，一個乘法器，一個移位器和一個寄存器組；⑤雙整數(shù)ALU，提供數(shù)據(jù)尋址和指針操作功能；⑥基層1／0包括14通道的DMA控制器，外部端口，4個鏈路口，SDRAM控制器，可編程標志引腳，2個定時器和定時器記滿引腳等用于系統(tǒng)；⑦TI EEE 1149.1兼容的JTAG端口用于片上仿真；⑧片上仲裁通過共享總線可無縫連接多達8個TigerSHARC DSP。

另外，ADSP－TS101還提供了HOST微處理器接口、Flag標志等功能，正是這些優(yōu)異的特點，使其非常適于高速實時信號處理場合，成為構(gòu)成并行處理系統(tǒng)的理想DSP芯片。

3.3處理模塊的并行設(shè)計實現(xiàn)

通過魚雷聲靶信號處理流程、數(shù)據(jù)處理流量和可擴展性分析，設(shè)計了一種基于全局分散存儲器和局部共享存儲器的多DSP處理器結(jié)構(gòu)。即所有DSP之間直接或間接通過LINK口互連，構(gòu)成網(wǎng)狀分布式并行處理系統(tǒng)，其拓撲結(jié)構(gòu)可以由軟件編程改變，而對于小規(guī)模大數(shù)據(jù)量的數(shù)據(jù)存儲與交換，由其內(nèi)部所設(shè)計的小范圍共享總線實現(xiàn)。整個系統(tǒng)中各并行子模塊之間由后背板上所設(shè)計的LINK口相連，可擴展成滿足更大任務(wù)處理能力的分布式并行系統(tǒng)。

采用ADSP－TS101構(gòu)成的全局分散存儲器和局部共享存儲器的多DSP處理器模塊，各處理接點與外部總線間無交叉訪問，無需復(fù)雜的總線邏輯仲裁，系統(tǒng)軟硬件之間關(guān)聯(lián)小，可以靈活適應(yīng)于不同的數(shù)據(jù)處理算法，并可方便的擴充系統(tǒng)數(shù)據(jù)吞吐能力。

魚雷面尺度聲靶等需要超大容量存儲的應(yīng)用領(lǐng)域，利用ADSP－TS101處理器提供的可與標準的SDRAM進行無縫連接及其無需附加外部仲裁邏輯的特點，可以設(shè)計出超大容量存儲器模塊。

根據(jù)以上設(shè)計思路，設(shè)計一種基于CPCI總線的通用信號采集處理模塊、通用信號產(chǎn)生處理模塊和數(shù)字信號處理模塊。圖3所示為基于CPCI總線的通用信號采集處理模塊系統(tǒng)框圖。

該模塊采用標準6U印制板，每個模塊上包含由2片ADSP－TS 101芯片作為處理節(jié)點，并輔以鏈路口互連的點到點通信構(gòu)成了基于全局分散存儲器和局部共享存儲器的多處理器結(jié)構(gòu)的通信方式。該模塊具有運算能力強、I／O帶寬大、能靈活改變拓撲結(jié)構(gòu)、可擴展性、通用性及系統(tǒng)容錯能力強的特點。

圖3　基于CPCI總線通用信號采集處理模塊系統(tǒng)框圖

4　系統(tǒng)實現(xiàn)

根據(jù)不同的魚雷聲靶（如點源固定靶、線列式尺度固定靶、面尺度固定靶以及活動靶等）對信號處理系統(tǒng)功能及運算量的要求，可利用上述基于CPCI的總線設(shè)計通用信號采集處理、信號產(chǎn)生處理和數(shù)字信號處理處理模塊，按照圖1所示結(jié)構(gòu)，就可組成一實時信號處理系統(tǒng)，其基本工作流程如圖4所示。

圖4　魚雷聲靶實時信號處理流程圖

信號采集處理模塊將魚雷聲靶前放送來的模擬信號進行轉(zhuǎn)換，由模塊上的FPGA和DSP進行預(yù)處理后，通過板間高速Link口送給不同的數(shù)字信號處理模塊進行并行處理。數(shù)字信號處理模塊完成對數(shù)字信號的鑒向、鑒幅和頻率檢測，從而實現(xiàn)對魚雷自導(dǎo)信號的實時快速檢測。當確認是魚雷自導(dǎo)信號后，采集存儲的數(shù)據(jù)通過板間高速Link口送入信號產(chǎn)生處理模塊。信號產(chǎn)生處理模塊依據(jù)魚雷聲靶配置的功率放大器和發(fā)射換能器參數(shù)，完成對數(shù)字信號的頻率均衡后，送D／A轉(zhuǎn)換形成回波模擬信號，經(jīng)濾波、強度控制后輸出目標回波信號。

整個系統(tǒng)基于CPCI總線設(shè)計，各處理模塊中DSP節(jié)點進行不同功能程序及控制字的加載、調(diào)試均通過CPCI總線由控制計算機實現(xiàn)。魚雷聲靶參數(shù)的修改、功能的增減或變化不需要修改系統(tǒng)硬件，只需對系統(tǒng)處理軟件作相應(yīng)修改即可。實驗表明，整個系統(tǒng)結(jié)構(gòu)簡單、體積小、可靠性高，并且有很好的通用性、靈活性和系統(tǒng)可擴展性。

5　結(jié)束語

綜合考慮魚雷聲靶實時信號處理系統(tǒng)的特點，設(shè)計了一種高性能魚雷聲靶通用并行信號處理系統(tǒng)。該系統(tǒng)各組成部分均采用基于CPCI總線的模塊化設(shè)計，通用性強。各處理模塊均基于ADI公司新一代高性能DSP處理器，采用各處理節(jié)點互連的網(wǎng)狀分布式并行處理結(jié)構(gòu)。各處理節(jié)點充分利用DSP本身大容量內(nèi)存，相互之間可以無總線交叉完全并行工作。同時對于需要超大數(shù)據(jù)容量的處理模式，系統(tǒng)還利用無需總線仲裁邏輯的ADSP－TS101的SDRAM接口設(shè)計了超大容量存儲器。整個系統(tǒng)充分考慮了魚雷聲靶的特點，所設(shè)計系統(tǒng)結(jié)構(gòu)簡單、清晰，可擴展性強。它不僅適用于魚雷聲靶并行信號處理系統(tǒng)，也可用于需要高速、實時大規(guī)模并行數(shù)據(jù)處理的末彈道測量系統(tǒng)等信號處理領(lǐng)域。

［1］蔣均齊.魚雷聲靶技術(shù)研究［D］.長沙：國防科學(xué)技術(shù)大學(xué)，2006.Jiang Junqi.Study on Torpedo Sonar Technique［D］.Changsha：National University of Defense Technology，2006.

［2］王楠.基于AD7655的魚雷聲靶數(shù)據(jù)采集系統(tǒng)設(shè)計分析［J］.艦船電子工程，2010，30（4）：166－168.Wang Nan.Analysis for the Design of the Data Acquisition System of Torpedo Acoustics－Drone Based on AD7655［J］.2010，30（4）：166－168.

［3］任家富，庹先國，陶永莉.數(shù)據(jù)采集與總線技術(shù)［M］.北京：航空航天大學(xué)出版社，2008.Ren Jiafu，Tuo Xianguo，Tao Yongli.Data Acquisition and Bussing Technique［M］.Beijing：Press of Beijing University of Aeronautics and Astronautics，2008.

［4］李國輝，楊宏.新一代Tiger SHARC結(jié)構(gòu)的ADSPTS101及其應(yīng)用［J］.現(xiàn)代電子技術(shù)，2005，16：5－8.Li Guohui，Yang Hong.TheNewGenerationTiger SHARC ADSP－TS101 and Its Application［J］.Modern Electronics Technique，2005，16：5－8.

［5］王菲，汪學(xué)剛.ADSP－TS101外部總線接口技術(shù)［J］.現(xiàn)代電子技術(shù)，2007（11）：53－55.Wang Fei，Wang Xuegang.ADSP－TS101 External Buss Interface Technology［J］.2007（11）：53－55.

［6］高淵，許會玲.基于ADSP－TS101的數(shù)字信號處理機實現(xiàn)［J］.現(xiàn)代電子技術(shù)，2006（20）：13－15.Gao Yuan，Xu Huiling.A Digital Signal Processor Based on ADSP－TS101［J］.Modern Electronics Technique，2006（20）：13－15.

［7］劉書明，蘇濤，羅軍輝.TigerSHARC DSP應(yīng)用系統(tǒng)設(shè)計［M］.北京：電子工業(yè)出版社，2004.Liu Shuming，Su Tao，Luo Junhui.Design of TigerSHARC DSP Application System［M］.Beijing：Publishing House of Electronics Industry，2004.

［8］馮小平，曹向海，鮑丹.TigerSHARC處理器技術(shù)及其應(yīng)用［M］.西安：西安電子科技大學(xué)出版社，2010.Feng Xiaoping，Chao Xianghai，Bao Dan.TigerSHARC Processor Technology and Its Application［M］.Xi'an：Xidian University Publishing House，2010.

Design and Realization of Signal Processing System of Torpedo Acoustic Target With High Performance

Huang Fan
（Naval Military Office Stationed at Kunming Area，Kunming 650051，China）

The signal processing system of torpedo acoustic target requires more functions，complicated calculation，huge information and high－speed real－time processing.This paper designs a parallel processing system with high performance.Based on CPCI bus and ADSP－TS101 processor，a reticulated parallel processing structure with ADSP－TS101 points interconnecting is used and signal collecting module，signal producing module and digital signal processing module are contained.With the simple system structure and good universal property and scalability，it can be well used in design of the signal processing system of torpedo acoustic target to meet the requirements mentioned above.

Torpedo acoustic target；Signal processing；CPCI bus；ADSP－TS101 processor；Parallel process；Real－time processing

10.3969／j.issn.1002－2279.2016.01.020

TP368.1

A

1002－2279（2016）01－0079－04

黃凡（1983－），男，湖北天門人，工程師，博士，主研方向：裝備監(jiān)造與目標探測、信號處理。

2015－03－18