岳曉東

【關(guān)鍵詞】串行總線 故障注入 測試 分析

1 引言

目前，串行總線在工業(yè)控制及導(dǎo)彈武器系統(tǒng)中應(yīng)用極為廣泛，針對系統(tǒng)級總線的掛接設(shè)備多，總線長度長，使用環(huán)境復(fù)雜、惡劣，故障檢測、定位復(fù)雜的特點，本文提出了一種通過故障注入的方法測試、分析總線上各種問題的系統(tǒng)設(shè)計思路。

故障注入是一種可靠性驗證技術(shù)，通過受控實驗向系統(tǒng)中刻意引入故障，并觀察系統(tǒng)中存在故障時的行為。故障類型分為三個層次：物理層故障、電氣層故障以及協(xié)議層故障。

物理層故障模式包括通斷控制、短路控制、串行阻抗控制、并行阻抗控制，用以模擬總線上會出現(xiàn)的各種線路問題；電氣層故障模式包括輸出幅度調(diào)節(jié)、占空比調(diào)節(jié)、上升下降沿調(diào)節(jié)、信號延遲等項來模擬測試設(shè)備輸出異常信號的情況；協(xié)議層故障模式根據(jù)不同的總線主要有校驗錯、數(shù)據(jù)長度錯等。

2 系統(tǒng)規(guī)劃

本文提出的測試系統(tǒng)采用模塊化設(shè)計思想，主要由軟件協(xié)議生成單元、輸出控制單元及總線接口匹配單元三個部分組成。

軟件協(xié)議生產(chǎn)單元完成所測試總線協(xié)議生產(chǎn)及故障注入需求，由軟件實現(xiàn)，系統(tǒng)使用更加靈活。主機(jī)通過軟件下發(fā)測試命令并下傳到輸出控制單元，控制單元解析命令，執(zhí)行故障注入或數(shù)據(jù)采集。

輸出控制單元用于故障注入數(shù)據(jù)的輸出控制及數(shù)據(jù)的回采工作，輸出控制單元采用FPGA實現(xiàn)，確保實時完成數(shù)據(jù)輸出控制和采集，同時因采用FPGA設(shè)計使輸出控制也具備一定的靈活性。

總線接口匹配單元用于不同的總線接口匹配，使得系統(tǒng)可以靈活的匹配不同的串行總線及總線負(fù)載。

3 故障注入實現(xiàn)思路及實現(xiàn)實例

3.1 故障注入實現(xiàn)思路

故障注入系統(tǒng)使用高速DA轉(zhuǎn)換器輸出總線信號；同時使用高速AD對總線信號進(jìn)行采樣；通過控制接口單元中繼電器通斷狀態(tài)，改變接口連接以匹配不同的阻容網(wǎng)絡(luò)，完成總線電氣測試。使用該模式可以通過軟件控制完成不同的繼電器動作，組成不同的測試結(jié)構(gòu)，完成各項測試，總線接口單元中設(shè)計有電阻和電容網(wǎng)絡(luò)，可以完成總線負(fù)載測試。圖1是故障測試系統(tǒng)框圖。

本測試系統(tǒng)使用130M的高速AD轉(zhuǎn)換器實時采集總線的電平信息，并將采集的數(shù)據(jù)上傳至上位機(jī)。上位機(jī)通過數(shù)據(jù)恢復(fù)軟件恢復(fù)出總線波形，就可以測出總線電壓的峰峰值、總線占空比、過零點穩(wěn)定度等信息。然后，根據(jù)故障注入需求，調(diào)整FPGA輸出給運放的放大系數(shù)，使輸出信號的幅度按需求比例放大或縮小，完成電壓幅度的調(diào)節(jié)；也可通過FPGA控制給DA轉(zhuǎn)換器輸出數(shù)據(jù)的時間，控制信號延時，或者也可按照需求在FPGA中控制信號高、低電平的信號寬度，調(diào)節(jié)輸出信號的占空比。比如在一個數(shù)據(jù)周期內(nèi)輸出55%的高輸出，輸出45%的低輸出，即可控制占空比為55%。

3.2 故障注入實例

下面以1553B總線故障注入及測試來說明系統(tǒng)的設(shè)計。

例如正常總線上的特性阻抗為75歐姆左右（偏差10%），如果測得阻抗過大或者過小，則說明總線上的耦合器或者短截線存在故障。因此通過改變繼電器的連接關(guān)系來適配不同的阻容網(wǎng)絡(luò)，改變總線的特性阻抗，模擬總線上的線路故障。改變總線上特性阻抗后，在總線上波形的峰峰值Vpp就會有所改變，如果測試測得Vpp偏小并超過正常衰減時，說明總線上存在短路情況。

也可以通過改變輸出信號尾部的拖尾電壓，模擬注入命令字出錯的故障現(xiàn)象。如果尾部拖尾電壓過大，則會使BC發(fā)出的命令字波形不對稱，從而導(dǎo)致RT無法正確識別。

以上實例說明，串行總線上物理層、電氣層、協(xié)議層均可以通過故障注入的方式，快速分析、模擬總線上存在的故障。

4 結(jié)束語

本文針對通用串行總線提出了一種基于故障注入方式測試系統(tǒng)的實現(xiàn)方法。協(xié)議控制軟件通過FPGA控制輸出不同特征的信號，匹配相應(yīng)的總線接口單元，就可完成不同串行總線的測試及故障注入，使用靈活方便，具有較好的實用價值。

參考文獻(xiàn)

[1]劉大川.基于故障注入的電路測試性仿真分析[J].河南科技，2015.

[2]曾憲煉，馬捷中，任向隆，何世強(qiáng).基于VHDL的故障注入技術(shù)[J].計算機(jī)工程，2010.

[3]中國測控網(wǎng)[Z].1 553B總線控制器有效性測試中故障注入技術(shù)研究，2006.