劉 麗， 胡曉龍， 王 洪

(華南理工大學(xué) 廣東省光電工程技術(shù)研究中心， 物理與光電學(xué)院, 廣東 廣州 510640)

?

GaN基垂直結(jié)構(gòu)LED的n型電極結(jié)構(gòu)設(shè)計(jì)及芯片制備

劉 麗， 胡曉龍， 王 洪*

(華南理工大學(xué) 廣東省光電工程技術(shù)研究中心， 物理與光電學(xué)院, 廣東 廣州 510640)

首先利用電流路徑模型分析n型電極尺寸及間距等對垂直結(jié)構(gòu)發(fā)光二極管(VS-LEDs)電流分布均勻性的影響，依此設(shè)計(jì)出一種螺旋狀環(huán)形結(jié)構(gòu)電極。其次，通過建立有限元分析軟件Comsol仿真模型模擬VS-LEDs有源層的電流密度分布，發(fā)現(xiàn)螺旋狀環(huán)形結(jié)構(gòu)電極的環(huán)間距越小，電流密度分布越均勻。最后，利用VS-LEDs芯片制備技術(shù)實(shí)現(xiàn)具有螺旋狀環(huán)形電極的垂直結(jié)構(gòu)LED芯片。實(shí)驗(yàn)結(jié)果顯示，在350 mA電流驅(qū)動下，電極環(huán)間距為146.25 μm的芯片具有最大的功能轉(zhuǎn)換效率，達(dá)到26.8%。

氮化鎵; 垂直結(jié)構(gòu)發(fā)光二極管; 電流分布; 螺旋狀環(huán)形結(jié)構(gòu)電極

1 引 言

氮化鎵(GaN)基發(fā)光二極管(LED)自問世以來，得到了飛速的發(fā)展，廣泛應(yīng)用于交通信號、建筑裝飾、全彩顯示、背光源、汽車前照燈以及室內(nèi)外照明等領(lǐng)域[1-2]。傳統(tǒng)結(jié)構(gòu)GaN基LED芯片通常是指在藍(lán)寶石襯底上制備的n型和p型電極分布于同側(cè)的一種芯片[3]。由于藍(lán)寶石襯底的電絕緣特性，電流在p-GaN和n-GaN間發(fā)生橫向流通，LEDs在大電流注入下將發(fā)生電流擁擠效應(yīng)，影響LED芯片的發(fā)光效率[4-5]。而垂直結(jié)構(gòu)發(fā)光二極管(Vertical structure light emitting diodes，VS-LEDs)則利用鍵合(或電鍍)和激光剝離技術(shù)將外延層從藍(lán)寶石襯底上轉(zhuǎn)移到導(dǎo)電及散熱性能良好的襯底上，電極分布在有源區(qū)兩側(cè)，使得電流擴(kuò)展更加均勻，從而有效緩解電流擁擠問題，是非常適合用于制備大功率LED的一種芯片結(jié)構(gòu)[6-8]。然而，大功率VS-LEDs的尺寸較大，并且一般需要在較大電流注入下工作，因而仍然存在電流分布不均的問題，如電流在n電極底部集聚，這將使電極部位結(jié)溫升高，嚴(yán)重影響著芯片的發(fā)光效率及使用壽命等[9]。n型電極形狀及尺寸與上述問題有直接關(guān)聯(lián)，因此，可以通過優(yōu)化芯片n型電極結(jié)構(gòu)來改善器件中電流分布均勻性，提高芯片發(fā)光效率，并且相對于增加透明導(dǎo)電電流擴(kuò)展層[10]、電流阻擋層[11]等提高LED芯片光效的方法而言，因其具有操作簡單、實(shí)施容易以及生產(chǎn)成本相同下性能更高的特點(diǎn)，對n型電極結(jié)構(gòu)優(yōu)化來實(shí)現(xiàn)對器件效率的提高是一個(gè)重要的研究方向。目前已經(jīng)有一些與GaN基VS-LEDs芯片的n型電極結(jié)構(gòu)優(yōu)化的研究報(bào)道。Tu等[12]結(jié)合三維數(shù)字模擬與實(shí)驗(yàn)，分析了不同間距和分支數(shù)的目字形電極結(jié)構(gòu)對VS-LEDs電學(xué)和光學(xué)特性的影響。Kim等[13]研究了不同覆蓋面積的方塊形電極對VS-LEDs光電性能的影響，明確了在n電極設(shè)計(jì)中，垂直電流最小化、擴(kuò)展電流最大化的方向。Chu等以傳統(tǒng)圓形電極為基礎(chǔ)，依次加上十字、單框、環(huán)框，形成4種n電極結(jié)構(gòu)，采用相同工藝制成VS-LEDs芯片并對比其發(fā)光特性，發(fā)現(xiàn)在大電流注入下，4種n電極結(jié)構(gòu)依次顯現(xiàn)出更優(yōu)的光學(xué)特性[14]。

本文提出一種螺旋狀環(huán)形結(jié)構(gòu)電極用于制備GaN基VS-LEDs芯片，通過建立有限元分析軟件Comsol仿真模型，對具有不同環(huán)間距的螺旋狀環(huán)形結(jié)構(gòu)電極的VS-LEDs的有源層電流密度分布進(jìn)行模擬，得出螺旋狀環(huán)形電極的環(huán)間距與電流均勻性的關(guān)系。進(jìn)一步地，利用高反射率p型歐姆接觸電極、電鍍金屬銅基板、激光剝離及表面粗化等技術(shù)制備出具有表面螺旋狀環(huán)形電極的垂直結(jié)構(gòu)LED芯片。結(jié)合電流密度分布及LED性能測試結(jié)果得出螺旋狀環(huán)形電極結(jié)構(gòu)對VS-LEDs芯片的性能影響，發(fā)現(xiàn)當(dāng)螺旋狀環(huán)形電極的環(huán)間距在92.5～146.25 μm的范圍內(nèi)時(shí)，垂直結(jié)構(gòu)LED芯片具有較低的工作電壓、較高的光輸出功率和功能轉(zhuǎn)換效率。

2 理論分析與仿真模型

圖1所示為VS-LEDs在二維平面內(nèi)的電流路徑圖。從圖中可知，電流傳播路徑主要有兩類：一類是在p與n電極間的垂直傳播路徑，如圖1中標(biāo)記1所示；另一類是橫向傳播的路徑，如圖1中標(biāo)記2所示。明顯地，電流在從p電極流向n電極的過程中，路徑2需要比路徑1克服更多的電阻。而電流更傾向于選擇電阻小的路徑，這種電流對電阻更小路徑的自發(fā)選擇，導(dǎo)致電流極易在n電極下方集聚[15]。

圖1 VS-LEDs二維電流路徑示意圖

電流分別流過路徑1、2產(chǎn)生的壓降由如下公式給出:

V1=J(ρp-contact+ρptp+ρntn+ρn-contact)+Va，

(1)

V2=J(ρp-contact+ρptp+pntn+ρnl+ρn-contact)+Va,

(2)

其中，J是電流密度，ρp-contact和ρn-contact分別為p型和n型歐姆接觸電阻率，ρp和ρn分別為p-GaN和n-GaN的電阻率，tp和tn分別為p-GaN和n-GaN的厚度，l為電流在n-GaN中的橫向擴(kuò)展距離，Va為有源層的驅(qū)動電壓。

為使電流均勻傳播，應(yīng)滿足下面的等式：

V1=V2，

(3)

可得Jpnl=0.

(4)

實(shí)現(xiàn)上述等式有三種方法：一是J盡可能小，但要實(shí)現(xiàn)大功率VS-LEDs芯片，一般需要在大電流密度下工作；二是ρn盡可能小，提高n-GaN的摻雜濃度可以降低其電阻率，但同時(shí)會加重光子吸收，降低光效；三是l盡可能小，大功率VS-LEDs芯片的尺寸一般較大，因而電極結(jié)構(gòu)的合理設(shè)計(jì)就成為緩解電流在n電極底下聚集的一個(gè)重要突破點(diǎn)。

本研究中，電流密度仿真采用多物理場耦合仿真軟件Comsol Multiphysics，在穩(wěn)恒電流場下建立三維有限元電學(xué)分析模型，將芯片結(jié)構(gòu)做以下等效[16]：

(1)多量子阱(Multiple quantum wells，MQWs)有源層等效為一個(gè)二極管，電學(xué)特性用肖克利方程描述：

(5)

其電流密度符合連續(xù)性方程：

(6)

在大電流注入下，二極管的I-V特性呈線性，其關(guān)系可簡化為

Vi=ρa(bǔ)daJ(r)+Vb，

(7)

其中，ρa(bǔ)、da、Vb分別為有源層的電阻率、厚度和電阻接觸造成的正向匹配常數(shù)。

(2)其他材料層忽略內(nèi)部載流子復(fù)合，電學(xué)特性符合歐姆定律：

J(r)=-σ·φ，

(8)

仿真采用的注入電流為350mA，芯片結(jié)構(gòu)參數(shù)如表1所示。

一般情況下，在p-GaN表面作為反射層的Ag鏡厚度不超過0.15μm，而Ag金屬的電阻率低至1.5×10-6Ω·cm，并且Ag鏡是整面覆蓋在p-GaN表面，故Ag反射層對VS-LEDs的電流密度均勻性影響較小。另外，VS-LEDs一般工作在大電流下，如前所述，此時(shí)MQWs層的I-V特性呈近線性，與其他材料層電性相似。由于MQWs厚度極薄，且根據(jù)前面對VS-LEDs電流路徑的分析，造成電流擁擠現(xiàn)象的原因主要是在n-GaN層存在電流的橫向擴(kuò)展，故MQWs對VS-LEDs的電流密度均勻性影響也較小。為了降低Comsol對VS-LEDs芯片模型的幾何分割和有限元分析難度，本模擬中省略Ag鏡層和MQWs層。

表1 Comsol電學(xué)模型中所用到的各層的厚度及電阻率參數(shù)

Tab.1 Thickness and electrical resistivity of the used layer for Comsol electrical model

材料厚度/μm電阻率/(Ω·cm)n-GaN2.55×10-3p-GaN0.55n-electrode1.02.8×10-6

在芯片尺寸及各層導(dǎo)電率、厚度等參數(shù)確定的情況下，VS-LEDs的電流密度分布主要取決于電極結(jié)構(gòu)和尺寸。本文設(shè)計(jì)了4種不同環(huán)間距的螺旋狀環(huán)形結(jié)構(gòu)電極的VS-LEDs模型，如圖2所示。芯片尺寸大小設(shè)計(jì)為860 μm×860 μm，n型電極焊點(diǎn)尺寸統(tǒng)一設(shè)置為80 μm×80 μm，焊點(diǎn)距芯片邊緣的距離為35 μm，n型電極線條寬為15 μm，結(jié)構(gòu)a、b、c、d的電極線條長度如表2所示，4種螺旋狀環(huán)形結(jié)構(gòu)電極的環(huán)間距分別為200.0，146.25，92.5，49.5 μm。

圖2 4種不同環(huán)間距螺旋狀環(huán)形結(jié)構(gòu)電極的俯視圖

Fig.2 Top view of the annulospiral electrodes with different ring spacings

表2 4種不同環(huán)間距的電極長度

注：參數(shù)n從小到大取值對應(yīng)電極由外而內(nèi)分布，相應(yīng)于n取值1的組成電極條數(shù)為3，其余為2。

3 芯片制備實(shí)驗(yàn)

本實(shí)驗(yàn)采用金屬有機(jī)化學(xué)氣相沉積(Metal organic chemical vapor deposition，MOCVD)系統(tǒng)進(jìn)行外延生長。首先在c面(0001)圖形化藍(lán)寶石襯底上低溫生長一層厚度為20 nm的成核層，然后在高溫下生長一層厚度為3.5 μm的非摻雜u-GaN層和4 μm的Si摻雜n-GaN，接著生長InGaN/GaN多量子阱層有源層，最后生長Mg摻雜p-AlGaN電子阻擋層和p-GaN層。

具有不同環(huán)間距的螺旋狀環(huán)形結(jié)構(gòu)電極VS-LED芯片的制備工藝如下：首先采用電感耦合等離子體(Inductively coupled plasma，ICP)刻蝕技術(shù)刻蝕出900 μm×900 μm的臺面，分開各芯粒單元；再利用等離子體增強(qiáng)化學(xué)氣相沉積(Plasma enhanced chemical vapor deposition，PECVD)生長1 μm厚的SiO2作為側(cè)壁保護(hù)層；然后，利用電子束蒸鍍技術(shù)生長Ni/Ag/Ni/Au(0.5/150/200/200 nm)作為反射電極，該反射鏡退火后的反射率達(dá)到92.3%[17]，反射電極大小為860 μm×860 μm；接著蒸鍍Cr/Pt/Au作為電鍍種子層，在種子層上電鍍一層厚度為120 μm的Cu作為金屬基板；然后通過激光剝離(Laser lift-off，LLO)技術(shù)移除藍(lán)寶石襯底；通過ICP刻蝕激光剝離后的u-GaN表面至n-GaN，接著在95 ℃水浴條件下在濃度為2mol/L的KOH溶液中浸泡6 min做表面粗化；最后在n-GaN表面電子束蒸鍍Cr/Al/Ti/Au(2/400/100/500 nm)，形成螺旋狀環(huán)形結(jié)構(gòu)電極。制成的VS-LEDs芯片的截面結(jié)構(gòu)如圖3所示。

圖3 VS-LEDs芯片的截面示意圖

4 結(jié)果與討論

圖4所示為利用Comsol軟件計(jì)算的VS-LEDs有源層電流密度分布圖，通過VS-LEDs有源層的電流密度分布可知VS-LEDs電流擴(kuò)展情況。判斷電流分布均勻性一般可以采用電流密度的最大、最小值的比值，而本文將計(jì)算整個(gè)范圍的電流密度分布，這樣更能準(zhǔn)確分析芯片各個(gè)位置電流密度的擴(kuò)展情況[18]。從圖4中可以看出，隨著n型電極環(huán)間距的減小，電流在n電極下方的聚集逐漸減弱。這是因?yàn)樵趎-GaN上電流橫向傳播所需的路徑長度l在減小。對于n型電極間距較大的芯片，由于電流橫向路徑長度l較大，其電流不能從n電極下方擴(kuò)展開，易導(dǎo)致芯片局部過熱，影響光萃取效率。圖5所示為在350 mA電流注入下的4種芯片模型在x=430 μm截線處的電流密度分布情況?？梢郧宄乜闯?，環(huán)間距越小的VS-LEDs芯片的電流分布越均勻。這是因?yàn)殡娏鳈M向擴(kuò)展所需距離l越短，電流流經(jīng)n電極下方以外的路徑時(shí)要克服的電阻與p、n電極間垂直傳播所要克服的電阻越接近。

圖4 具有不同環(huán)間距的螺旋環(huán)狀結(jié)構(gòu)電極的VS-LEDs芯片有源層中的電流密度分布

Fig.4 Current density distribution of VS-LEDs with different annulospiral electrodes

圖5 電流密度沿圖4中參考線(x=430 μm)的變化

Fig.5 Change of current density along the reference line (x=430 μm) in Fig.4

我們利用高反射率p型歐姆接觸電極制備、電鍍金屬銅基板、激光剝離和n型高反射率電極制備等技術(shù)實(shí)現(xiàn)具有不同環(huán)間距的螺旋狀環(huán)形結(jié)構(gòu)電極的垂直結(jié)構(gòu)LED芯片。環(huán)形電極尺寸和結(jié)構(gòu)與仿真模擬中采用的相一致。我們將環(huán)間距為200，146.25，92.5，49.5 μm的芯片分別命名為樣品A、B、C、D。圖6所示為樣品 A、B、C、D在0.1 mA電流注入下的發(fā)光圖。從圖中可以看出，在小電流下，4種LED芯片的光強(qiáng)分布都較為均勻。樣品A、B、C、D在350 mA下的相對發(fā)光強(qiáng)度分布如圖7所示。從圖中可以看出，發(fā)光強(qiáng)度分布的均勻性與仿真中電流分布均勻性相一致。隨著環(huán)間距的減小，VS-LEDs芯片的發(fā)光強(qiáng)度分布更加均勻。然而我們也發(fā)現(xiàn)，環(huán)間距最小的樣品D的光強(qiáng)卻有所降低。

圖6 0.1 mA電流注入下的樣品A、B、C、D的芯片發(fā)光圖。

Fig.6 Lighting images of sample A, B, C, and D at an injection current of 0.1 mA.

圖7 350 mA電流注入下樣品A、B、C、D的相對發(fā)光強(qiáng)度分布。

Fig.7 Relative intensity distribution of sample A, B, C, and D at an injection current of 350 mA.

樣品A、B、C、D的I-P特性曲線如圖8所示。從圖中可以看出，在注入電流為350 mA時(shí)，樣品A、B、C、D的光輸出功率分別為368.4，359.8，346.0，302.6 W。隨著環(huán)間距的減小，樣品的光輸出功率逐漸降低，樣品D的光輸出功率比樣品C低12.5%，比樣品A低17.8%。出現(xiàn)這些現(xiàn)象的原因是：隨著環(huán)間距的減小，電極對VS-LEDs的遮光面積增加。對于樣品A、B、C，電流分布均勻性依次增強(qiáng)，而電極遮光面積依次增大。電流分布均勻性增強(qiáng)使VS-LEDs光效增加，而增大了電極遮光面積又會使VS-LEDs光效減小，因此需要綜合考慮兩者對樣品光輸出功率的影響。樣品D的電流分布最均勻，然而由于環(huán)間距降幅較大，電極面積的大幅增加嚴(yán)重降低了芯片的輸出功率，其光輸出功率遠(yuǎn)小于電流分布不及其均勻的樣品A、B、C。這表明雖然減小環(huán)間距有利于電流的均勻擴(kuò)展，但還需要考慮電極面積對VS-LEDs芯片的出光功率的影響。

圖8 樣品A、B、C、D的I-P特性曲線。

Fig.8 Light output power-injection current characteristics of sample A, B, C, and D, respectively.

圖9所示為樣品A、B、C、D的I-V特性曲線。在注入電流為350 mA時(shí)，它們的工作電壓分別為4.76，3.83，3.84，4.38 V。樣品的電壓總體偏高的原因，一是我們采用了高反射率的n型電極Cr/Al/Ti/Au(2/400/100/500 nm)，與N極性n-GaN接觸的金屬Cr層厚度極??；二是PSS襯底去除后，n型電極需要與具有表面微結(jié)構(gòu)的n-GaN進(jìn)行接觸，目前所采用的n型接觸條件還有待進(jìn)一步的研究與優(yōu)化。通過對比發(fā)現(xiàn)，樣品A的工作電壓最高，樣品B和C的工作電壓相近且最低，樣品C的電壓比樣品A的電壓低0.92 V，比樣品D的電壓低0.54 V。這些電學(xué)特性與其串聯(lián)電阻有關(guān)，串聯(lián)電阻與電流、電壓間的關(guān)系[19]可表示為

(9)

其中，Rs是串聯(lián)電阻，n是理想因子。故把I-V特性曲線轉(zhuǎn)化為(I·dV/dI)-I的關(guān)系曲線，如圖10(a)所示，圖10(b)為其中0～10 mA的部分曲線，曲線的斜率即表示器件的串聯(lián)電阻。通過對圖10(b)中的曲線進(jìn)行線性擬合，可得樣品A、B、C、D的串聯(lián)電阻分別為8.97，4.96，5.22，7.23 Ω?？梢钥闯?，隨著電極環(huán)間距的減小，串聯(lián)電阻先減小后增大。樣品A的串聯(lián)電阻較大的原因是電極的環(huán)間距較大，使得電流分布不均勻。而隨著環(huán)間距的減小，串聯(lián)電阻先減小的原因主要是隨著環(huán)間距的減小，電流密度分布更加均勻，從而降低了串聯(lián)電阻；串聯(lián)電阻后增大的主要原因則是隨著環(huán)間距變小，電極總長度增加(表2中樣品D的電極總長度分別是樣品A、B、C電極總長度的2.4、2.0、1.5倍)，而電極的橫截面積較小(電極的寬度為15 μm，電極的厚度約為1 μm)，因此電極的電阻隨著電極總長度的增加不可忽略。若把電極按金屬鋁的電阻率2.83×10-6Ω·cm計(jì)算電極電阻，則樣品A、B、C、D的電極的橫向電阻分別為6.28，7.56，10.1，15.2 Ω，因此，串聯(lián)電阻后增大的原因是隨著電極的環(huán)間距的減小，螺旋狀環(huán)形電極本身電阻增大。電極橫向電阻的增大也會使得LED芯片的電流密度分布更不均勻。這也是電極環(huán)間距變小后，LED芯片功率快速下降的另一原因。

圖9 樣品A、B、C、D的I-V特性曲線。

Fig.9 Injection current-forward voltage characteristics of sample A, B, C, and D, respectively.

圖10 樣品A、B、C、D的(I·dV/dI)-I特性曲線。

Fig.10 (I·dV/dI)-Icharacteristics of sample A, B, C, and D, respectively. The imaginary lines in (b) are the linear fitting curves whose slope gives the series resistance.

LED芯片的功能轉(zhuǎn)換效率(Wall plug efficiency，WPE)由下式?jīng)Q定：

(10)

圖11所示為樣品A、B、C、D的WPE隨注入電流的變化曲線。在注入電流為350 mA時(shí)，樣品A、B、C、D的功能轉(zhuǎn)化效率分別為25.2%、26.8%、25.7%、21.4%。樣品A、B、C的WPE分別是樣品D的1.18、1.25和1.20倍。上述結(jié)果表明，n型電極結(jié)構(gòu)是影響VS-LEDs各項(xiàng)性能重要的參數(shù)，通過優(yōu)化電極結(jié)構(gòu)可以實(shí)現(xiàn)高性能的大功率LED芯片。

圖11 樣品A、B、C、D的功能轉(zhuǎn)換效率。

Fig.11 Wall-plug efficiency of samples A, B, C, and D, respectively.

5 結(jié) 論

首先模擬了4種環(huán)間距分別為200，146.25，92.5，49.5μm的螺旋狀環(huán)形電極結(jié)構(gòu)VS-LEDs芯片的有源層電流密度分布，發(fā)現(xiàn)隨著環(huán)間距的減小，芯片的電流密度分布均勻性變好。進(jìn)一步地，利用高反射率p型歐姆接觸電極制備、電鍍金屬銅基板、激光剝離及n型高反射率電極制備等技術(shù)制作了具有不同環(huán)間距的螺旋狀環(huán)形電極結(jié)構(gòu)的VS-LEDs芯片。實(shí)驗(yàn)結(jié)果顯示，隨著環(huán)間距的減小，由于電極的遮光面積變大，使得芯片輸出功率逐漸降低，環(huán)間距最小的樣品的輸出功率比環(huán)間距最大的樣品低17.8%@350 mA。而隨著環(huán)間距的減小，芯片的電壓先減小后增大。通過分析它們的串聯(lián)電阻的變化發(fā)現(xiàn)n型電極總長度對器件的電壓的影響較大。最后，通過計(jì)算LED樣品的功能轉(zhuǎn)換效率發(fā)現(xiàn)，環(huán)間距為146.25 μm的樣品的功能轉(zhuǎn)換效率最高為26.8%，是環(huán)間距為49.5 μm的樣品的1.25倍。這些結(jié)果表明，LED芯片的電極結(jié)構(gòu)設(shè)計(jì)非常重要，需要綜合考慮芯片的電流分布均勻性、器件出光功率及芯片的串聯(lián)電阻等，以實(shí)現(xiàn)芯片功能轉(zhuǎn)換效率的最大化。

[1] LI C K, WU Y R. Study on the current spreading effect and light extraction enhancement of vertical GaN/InGaN LEDs [J].IEEETrans.ElectronDevices, 2012, 59(2):400-407.

[2] CHANG L M, CHANG S J, JIAO Z Y,etal.. Enhanced current spreading for GaN-based side-view LEDs by adding an metallic stripe across the long side of the chip [J].IEEEPhoton.Technol.Lett., 2012, 24(16):1412-1414.

[3] HORNG R H, CHUANG S H, TIEN C H,etal.. High performance GaN-based flip-chip LEDs with different electrode patterns [J].Opt.Express, 2014, 22(S3):A941-A946.

[4] 潘華璞,黃利偉,李睿,等. GaN基LED電流擴(kuò)展的有限元模型及電極結(jié)構(gòu)優(yōu)化 [J]. 發(fā)光學(xué)報(bào), 2007, 28(1):114-120. PAN H P, HUANG L W, LI R,etal.. Finite element model of GaN-based LED and the optimization of the mesa structure [J].Chin.J.Lumin., 2007, 28(1):114-120. (in Chinese)

[5] LIU H H, CHEN P R, LEE G Y,etal.. Efficiency enhancement of InGaN LEDs with an n-type AlGaN/GaN/InGaN current spreading layer [J].IEEEElectr.DeviceLett., 2011, 32(10):1409-1411.

[6] LIU W J, HU X L, ZHANG J Y,etal.. Low-temperature bonding technique for fabrication of high-power GaN-based blue vertical light-emitting diodes [J].Opt.Mater., 2012, 34(8):1327-1329.

[7] TSAI Y J, LIN R C, HU H L,etal.. Novel electrode design for integrated thin-film GaN LED package with efficiency improvement [J].IEEEPhoton.Technol.Lett., 2013, 25(6):609-611.

[8] TIAN T, WANG L C, GUO E Q,etal.. Optimized subsequent-annealing-free Ni/Ag based metallization contact to p-type GaN for vertical light emitting diodes with high yield and extremely low operating voltage (2.75 V@350 mA,>95%) [J].J.Phys. D, 2014, 47(11):115102.

[9] LI C K, WU Y R. Current spreading effect in vertical GaN/InGaN LEDs [J].SPIE, 2011, 7939:79392K.

[10] WANG S J, CHEN S L, UANG K M,etal.. The use of transparent conducting indium-zinc oxide film as a current spreading layer for vertical-structured high-power GaN-based light-emitting diodes [J].IEEEPhoton.Technol.Lett., 2006, 18(10):1146-1148.

[11] CHEN T M, WANG S J, UANG K M,etal.. Current spreading and blocking designs for improving light output power from the vertical-structured GaN-based light-emitting diodes [J].IEEEPhoton.Technol.Lett., 2008, 20(9):703-705.

[12] TU S H, CHEN J C, HWU F S,etal.. Characteristics of current distribution by designed electrode patterns for high power Thin GaN LED [J].Solid-StateElectron., 2010, 54(11):1438-1443.

[13] KIM H, KIM K K, CHOI K K,etal.. Design of high-efficiency GaN-based light emitting diodes with vertical injection geometry [J].Appl.Phys.Lett., 2007, 91(2):023510-1-3.

[14] CHU J T, KAO C C, HUANG H W,etal.. Effects of different n-electrode patterns on optical characteristics of large-area p-side-down InGaN light-emitting diodes fabricated by laser lift-off [J].Jpn.J.Appl.Phys., 2005, 44(11):7910-7912.

[15] KIM D W, LEE H Y, YEOM G Y,etal.. A study of transparent contact to vertical GaN-based light-emitting diodes [J].J.Appl.Phys., 2005, 98(5):053102-1-4.

[16] 鐘廣明,杜曉晴,唐杰靈,等. 影響倒裝焊LED芯片電流分布均勻性的因素分析 [J]. 物理學(xué)報(bào), 2012, 61(12):127803-1-9. ZHONG G M, DU X Q, TANG J L,etal.. Analysis of influencing factors on current spreading of flip-chip light-emitting diodes (LEDs) [J].ActaPhys.Sinica, 2012, 61(12):127803-1-9. (in Chinese)

[17] HU X L, LIU L, WANG H,etal.. Effects of pre-annealed ITO film on the electrical characteristics of high-reflectance Ni/Ag/Ni/Au contacts to p-type GaN [J].Appl.Surf.Sci., 2015, 357:1703-1707.

[18] KUMAR S, SINGH S, LUNIA A K,etal.. Optimization of n-electrode pattern for p-side down vertical InGaN/GaN blue light emitting diodes [J].Phys.Stat.Sol., 2014, 211(9):2134-2141.

[19] LUO Z S, CHO Y, LORYUENYONG V,etal.. Enhancement of (In, Ga) N light-emitting diode performance by laser liftoff and transfer from sapphire to silicon [J].IEEEPhoton.Technol.Lett., 2002, 14(10):1400-1402.

n-type Electrode Patterns Design and Device Fabrication of GaN-based Vertical Structure LEDs

LIU Li, HU Xiao-long, WANG Hong*

(EngineeringResearchCenterforOptoelectronicsofGuangdongProvince,SchoolofPhysicsandOptoelectronics,SouthChinaUniversityofTechnology,Guangzhou510640,China)
*CorrespondingAuthor,E-mail:phhwang@scut.edu.cn

The influences of size and spacing of n-type electrode on the current distribution of vertical-structure light-emitting diodes (VS-LEDs) were firstly analyzed by two-dimension circuit modeling, and annulospiral n-type electrodes were proposed for the fabrication of VS-LEDs. Then, finite element analysis model in Comsol Multiphysics was built to study the current density distribution in the active layer of VS-LEDs with the annulospiral electrodes. It is found that the current density distribution became more uniform when the electrode spacing reduced. Finally, VS-LEDs with various annulospiral electrodes were fabricated using high-reflectivity p-type Ohmic electrode, copper substrate electroplating and laser lift-off techniques. The wall plug efficiency of VS-LEDs with the electrode spacing of 146.25 μm is 26.8% at 350 mA, which is higher than that of VS-LEDs with other electrode spacings.

GaN; vertical-structure light-emitting diodes(VS-LEDs); current distribution; annulospiral electrode

劉麗(1990-)，女，廣東興寧人，碩士研究生，2013年于華南理工大學(xué)獲得學(xué)士學(xué)位，主要從事氮化鎵基光電子器件方面的研究。

E-mail： 1916321996@qq.com

王洪(1964-)，男，江蘇無錫人，博士，教授，2004年于華南理工大學(xué)獲得博士學(xué)位，主要從事微納光電子材料與器件、光通信網(wǎng)絡(luò)等領(lǐng)域的研究。

E-mail: phhwang@scut.edu.cn

1000-7032(2016)03-0338-08

2015-11-16；

2015-12-15

國家高技術(shù)研究發(fā)展計(jì)劃(863 計(jì)劃) (2014AA032609); 國家自然科學(xué)基金(61404050); 廣東省戰(zhàn)略性新興產(chǎn)業(yè)專項(xiàng)資金(2012A080302003); 中央高校基本科研業(yè)務(wù)費(fèi)(2014ZM0036)資助項(xiàng)目

TN383+.1

A

10.3788/fgxb20163703.0338