基于FPGA的正交信號(hào)發(fā)生器設(shè)計(jì)

楊峰1，文枰2

(1.四川文理學(xué)院國有資產(chǎn)管理處，四川達(dá)州635000；

2.重慶大學(xué)光電工程學(xué)院，重慶沙坪壩400030)

摘要：根據(jù)直接數(shù)字頻率合成(DDS)技術(shù)，設(shè)計(jì)了基于FPGA的正交信號(hào)發(fā)生器，以用于雙通道微弱信號(hào)相關(guān)檢測(cè)電路中.首先介紹了DDS技術(shù)的基本原理；其次采用硬件描述語言編寫各個(gè)模塊的代碼，并對(duì)其進(jìn)行功能仿真和驗(yàn)證；然后對(duì)各個(gè)模塊進(jìn)行硬件電路設(shè)計(jì)；最后對(duì)設(shè)計(jì)的正交信號(hào)發(fā)生器進(jìn)行了實(shí)驗(yàn)測(cè)試.測(cè)試結(jié)果表明：正交信號(hào)發(fā)生器的輸出信號(hào)的頻率特性和相位特性具有很高的穩(wěn)定性，能夠滿足相關(guān)檢測(cè)電路的要求.

關(guān)鍵詞：正交信號(hào)；直接數(shù)字頻率合成；FPGA

收稿日期：2015-03-21

基金項(xiàng)目：四川文理學(xué)院2014年度青年啟動(dòng)項(xiàng)目“GMR生物傳感器專用數(shù)字鎖相檢測(cè)電路設(shè)計(jì)”(2014Z006Q)

作者簡(jiǎn)介：楊峰(1986— )，男，四川通江人.碩士，主要從事儀器科學(xué)與技術(shù)研究.

中圖分類號(hào)：TN911文獻(xiàn)標(biāo)志碼：A

0引言

雙通道微弱信號(hào)相關(guān)檢測(cè)電路需要兩路相位差為90°的正弦信號(hào)(正交信號(hào))作為參考信號(hào).[1]由相關(guān)檢測(cè)理論可知，正交參考信號(hào)的性能(如信號(hào)相位的穩(wěn)定性)將直接決定微弱信號(hào)檢測(cè)的質(zhì)量.

有以下幾種方法來產(chǎn)生正交信號(hào)：1)采用專用信號(hào)發(fā)生器產(chǎn)生正交信號(hào).這種方法的缺點(diǎn)是專用信號(hào)發(fā)生器體積較大、價(jià)格貴和不易攜帶等，通常只適合于在實(shí)驗(yàn)室做研究使用；2)采用專門芯片(如AD9850)搭建電路來產(chǎn)生正交信號(hào).這種方法的缺點(diǎn)是：一旦電路設(shè)計(jì)完成以后，就很難再根據(jù)實(shí)際需要對(duì)輸出信號(hào)的頻率、相位和幅度等參數(shù)進(jìn)行調(diào)節(jié)；3)采用直接數(shù)字頻率合成(DDS，Direct Digital Synthesis)技術(shù)來實(shí)現(xiàn).

直接數(shù)字頻率合成(DDS)技術(shù)[2]是一種全數(shù)字的頻率合成技術(shù)，它在信號(hào)的相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、高分辨率以及集成化等一系列性能指標(biāo)方面都優(yōu)于傳統(tǒng)的頻率合成技術(shù).

1直接數(shù)字頻率合成(DDS)技術(shù)的原理

直接數(shù)字頻率(DDS)技術(shù)以奈奎斯特采樣定理為基礎(chǔ).[3]一般來說，DDS系統(tǒng)由相位累加器、波形存儲(chǔ)器、數(shù)模轉(zhuǎn)換器和濾波器等部分組成.[4]在系統(tǒng)時(shí)鐘的驅(qū)動(dòng)下，相位累加器將頻率控制字線性累加，得到的相位字對(duì)波形存儲(chǔ)器尋址，使之輸出與相位字相對(duì)應(yīng)的幅度值，在經(jīng)過數(shù)模(D/A)轉(zhuǎn)換器將其轉(zhuǎn)換成相應(yīng)的階梯波后，再用低通濾波器對(duì)階梯波進(jìn)行平滑處理，就得到所需的連續(xù)波形.圖1為DDS的原理圖.

圖1　DDS原理框圖

DDS的輸出信號(hào)的頻率fout是系統(tǒng)時(shí)鐘頻率fclk、相位累加器的位數(shù)N和頻率控制字K的函數(shù)，數(shù)學(xué)關(guān)系式為：

(1)

其頻率分辨率為：

(2)

由上式可見，當(dāng)系統(tǒng)時(shí)鐘頻率fclk一定時(shí)，相位累加器的位數(shù)N越大，DDS輸出信號(hào)的頻率分辨率就越高.

1.1相位累加器

相位累加器是DDS的重要組成模塊，由N位加法器和N位累加寄存器構(gòu)成.在系統(tǒng)時(shí)鐘的作用下，相位累加器將頻率控制字進(jìn)行線性的累加.當(dāng)相位累加器加滿時(shí)便產(chǎn)生一次溢出.相位累加器的溢出頻率就是DDS輸出信號(hào)的頻率，而相位累加器的輸出數(shù)據(jù)是合成信號(hào)的相位.圖2為相位累加器的原理圖.

圖2　相位累加器原理圖

由DDS的原理可知，為了提高DDS輸出信號(hào)的頻率分辨率，可以采用位寬較大的相位累加器，也就是增大N值.[5]但是考慮到ROM查找表的容量限制，地址的位寬A(A

1.2波形存儲(chǔ)器

波形存儲(chǔ)器是用來存儲(chǔ)一個(gè)完整周期的正弦波和余弦波的相位序列以及與其相對(duì)應(yīng)的幅度量化序列.用相位累加器輸出的相位字的高A位作為波形存儲(chǔ)器的輸入地址，就可以把波形存儲(chǔ)器中相應(yīng)的波形幅度值讀取出來，從而實(shí)現(xiàn)相位字到信號(hào)幅度的轉(zhuǎn)換.

2DDS的硬件電路實(shí)現(xiàn)

正交信號(hào)發(fā)生器主要包括相位累加器、波形存儲(chǔ)器、數(shù)模轉(zhuǎn)換器和低通濾波器等幾個(gè)模塊組成.本設(shè)計(jì)中的相位累加器模塊、波形存儲(chǔ)器模塊以及數(shù)模轉(zhuǎn)換器控制模塊采用FPGA芯片實(shí)現(xiàn)，選用Altera公司的型號(hào)為EP2C8Q208C8的FPGA芯片，所有代碼采用Verilog HDL編寫.[7-8]

2.1相位累加器的FPGA實(shí)現(xiàn)

相位累加器的位寬N取32位，頻率控制字K的位寬也取32位，ROM查找表的地址位寬A取10位.FPGA系統(tǒng)時(shí)鐘頻率設(shè)計(jì)為20MHZ，如要得到頻率為1000HZ的輸出信號(hào)，就可以根據(jù)公式(1)計(jì)算出頻率控制字：

K=214748.3648

為了節(jié)省FPGA資源，我們采用整數(shù)運(yùn)算，因此將頻率控制字取整為：

K=214748

可以計(jì)算，由頻率控制字取整造成的誤差很小，基本可以忽略不計(jì).

用Verilog HDL編寫相位累加器的代碼，在Quartus II軟件中編譯綜合.圖3為相位累加器的RTL視圖.

圖3　相位累加器的RTL視圖

2.2波形存儲(chǔ)器的FPGA實(shí)現(xiàn)

首先利用Matlab軟件生成正弦、余弦波形量化數(shù)據(jù)，并用Quartus II軟件中的Memory Initialization File工具生成ROM模塊中存儲(chǔ)的波形數(shù)據(jù)文件(*.mif文件)；然后再用Quartus II中的 Mega Wizard Plug-In Manager工具生成一個(gè)ROM模塊，選擇其深度為1024，位寬為16位，建立兩個(gè)波形存儲(chǔ)器(一個(gè)正弦一個(gè)余弦).圖4為其RTL視圖.

圖4　ROM查找表的RTL視圖

2.4低通濾波器電路設(shè)計(jì)

從D/A轉(zhuǎn)換器輸出的信號(hào)中還含有高頻諧波及雜散噪聲成分，為了得到純凈的輸出波形，采用低通濾波器對(duì)其進(jìn)行濾波處理.本設(shè)計(jì)中選用AD公司生產(chǎn)的AD820芯片設(shè)計(jì)二階有源低通濾波器.

3仿真和實(shí)驗(yàn)結(jié)果

為了驗(yàn)證設(shè)計(jì)的效果，采用ModelSim軟件對(duì)設(shè)計(jì)的DDS模塊進(jìn)行功能仿真.圖5為仿真結(jié)果.由仿真結(jié)果清晰可見，兩路信號(hào)(一路為正弦信號(hào)，一路為余弦信號(hào))的頻率和相位都很好的達(dá)到了設(shè)計(jì)要求.

圖5　功能仿真結(jié)果

功能仿真驗(yàn)證設(shè)計(jì)的正確性后，將Verilog HDL代碼編譯后的*.sof文件燒錄到FPGA芯片中，并級(jí)聯(lián)各個(gè)模塊電路，然后對(duì)系統(tǒng)電路進(jìn)行整體測(cè)試.

采用Agilent公司型號(hào)為DSO6014A的數(shù)字存儲(chǔ)示波器觀察正交信號(hào)發(fā)生器的輸出信號(hào)波形.圖6為示波器觀察結(jié)果.

圖6　示波器觀察結(jié)果

由實(shí)驗(yàn)結(jié)果顯示，設(shè)計(jì)的正交信號(hào)發(fā)生器輸出的兩路正弦信號(hào)的頻率都為1KHZ，且兩路正弦信號(hào)的相位差保持為90°.

參考文獻(xiàn):

[1] 高晉占.微弱信號(hào)檢測(cè)[M].北京:清華學(xué)出版社,2004：154-196.

[2] A. L. Bramble.Directdigitalfrequencysynthesis[J].in Proc.35th Annu. Preq. Contr. Symp., USERACOM (Ft. Monmouth,NJ), May 1981:406-414.

[3] 白居憲. 直接數(shù)字頻率合成[M].西安：西安通大學(xué)出版社,2006：5-10.

[4] 陳小榮．基于DDS的正弦信號(hào)發(fā)生器設(shè)計(jì)[J]．儀器儀表用戶,2006(4):98-100.

[5] Pau1 O’ Leary, Franeo Maloberti.ADirectDigitalSynthesizerwithImprovedSpectralPerformance[J].IEEE Trans on Communications, vol.39,July 1991:1046-1048.

[6] Chao Huang, Lixiang Ren.AsystematicfrequencyplanningmethodinDirectDigitalSynthesizer(DDS)Design[J].Wireless Communications & Signal Processing(WCPS 2009),Nanjing,China,vol.1, pp.1-4, November 2009.

[7] 夏雨聞. Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M]. 北京:北京航空航天大學(xué)出版社, 2008:1-86.

[8] 云創(chuàng)工作室.Verilog HDL程序設(shè)計(jì)與實(shí)踐[M].北京：人民郵電出版社，2009:100-200.

[責(zé)任編輯范藻]

The Design of Orthogonal Signal Generator Based on FPGA

YANG Feng1, WEN Ping2

(1.State-owned Asset Management Department of Sichuan University of Arts and Sciences, Dazhou Sichuan 635000;

2.Optoelectronic Engineering School of Chongqing University, Chongqing 400030, China)

Abstract:According to the direct digital frequency synthesis technology, an orthogonal signal generator is designed by using FPGA chip. The purpose is to use it for dual channel weak signal correlated detection circuit. First, the basic principle of DDS technology is introduced; second, the code of each module is edit by using hardware language, and did the functional simulation; then, designed the hardware circuit of each module; finally, the experimental test has been done for the orthogonal signal generator. Experimental results show that the frequency characteristic and phase characteristic of the orthogonal signal generator's output signal has very high stability and meets the requirements of the correlated detection circuit.

Key words:orthogonal signal; direct digital frequency synthesis; FPGA