數(shù)?；旌想娐返腜CB抗干擾設(shè)計(jì)

郭銳

(中國(guó)電子科技集團(tuán)公司第二十研究所，陜西 西安 710068)

摘要：數(shù)?；旌想娐稰CB設(shè)計(jì)中，如何消除電磁干擾是一個(gè)難題。印制板抗電磁干擾設(shè)計(jì)能提高線(xiàn)路本身的抗干擾能力，減少電磁輻射，從而保證電路系統(tǒng)工作的可靠性，保證設(shè)備電磁兼容性?，F(xiàn)通過(guò)對(duì)干擾源、干擾對(duì)象和干擾途徑的分析，依據(jù)PCB設(shè)計(jì)實(shí)例，探討了利用PCB設(shè)計(jì)抑制和消除干擾的方法。

關(guān)鍵詞：數(shù)?；旌想娐?；干擾；EMC

收稿日期:2015-05-28

作者簡(jiǎn)介：郭銳(1981—)，男，陜西人，工程師，研究方向：信號(hào)處理。

0引言

現(xiàn)代電子產(chǎn)品中，許多PCB模塊不再是單一的功能電路，更多地出現(xiàn)了由數(shù)字電路和模擬電路混合構(gòu)成的模塊。數(shù)據(jù)由模擬電路接收采集取得，而在數(shù)字電路中實(shí)現(xiàn)數(shù)字化的控制處理。所以一塊PCB上同時(shí)出現(xiàn)的數(shù)字電路和模擬電路之間的電磁兼容(EMC)問(wèn)題也就必然出現(xiàn)，電磁干擾(EMI)成為了電路設(shè)計(jì)的難點(diǎn)。要更大程度地消除其影響，電路板的抗干擾就顯得十分重要。

印制板抗電磁干擾設(shè)計(jì)能提高線(xiàn)路本身的抗干擾能力，減少電磁輻射，從而保證電路系統(tǒng)工作的可靠性，保證設(shè)備電磁兼容性。在印制板上直接采用抗EMI設(shè)計(jì)，比在其他方面采取措施更具可靠性、穩(wěn)定性、經(jīng)濟(jì)性。

1干擾的產(chǎn)生

電路系統(tǒng)的EMI主要來(lái)源于電壓的快速變化和信號(hào)回流。

模擬信號(hào)對(duì)噪聲相對(duì)數(shù)字信號(hào)要更敏感，因?yàn)槟M電路工作依靠連續(xù)變化的電壓電流，從電源和地線(xiàn)上傳導(dǎo)的干擾都能影響其正常工作，數(shù)字電路工作時(shí)對(duì)于設(shè)定好的邏輯電平進(jìn)行高低的比較和檢測(cè)，具有一定抗干擾能力。在混合電路中數(shù)字信號(hào)相對(duì)于模擬信號(hào)是一種噪聲源。數(shù)字電路工作時(shí)，穩(wěn)定的有效電壓只有高低電平兩種，當(dāng)數(shù)字器件輸出電壓變化時(shí)，器件內(nèi)部的開(kāi)關(guān)管會(huì)產(chǎn)生開(kāi)關(guān)電流。數(shù)字電路的速度越快，開(kāi)關(guān)時(shí)間也就越短，當(dāng)大規(guī)模數(shù)字電路有多個(gè)管腳同時(shí)發(fā)生電平變化時(shí)，會(huì)在回路中產(chǎn)生電流尖峰信號(hào)。數(shù)字電路造成的這種電流擾動(dòng)，如果通過(guò)電路傳導(dǎo)耦合到模擬電路中，將會(huì)影響模擬電路的正常工作。

所以，電壓的快速變化是EMI產(chǎn)生的源頭，而信號(hào)回流的路徑則是EMI產(chǎn)生的環(huán)境。由電源和地之間的阻抗和分布電感引起的EMI，按照公式Er=IR和EL=L(di/dt)，電流變化速率越快，分布電感產(chǎn)生的感應(yīng)電壓就越大，高速電路設(shè)計(jì)時(shí)，由于時(shí)鐘、信號(hào)等頻率較高，電流變化快，所以di/dt較大，由此而產(chǎn)生大范圍的高頻電流，從而激勵(lì)器件和線(xiàn)纜輻射，EMI問(wèn)題就會(huì)更加明顯。

2混合電路PCB的抗干擾設(shè)計(jì)

傳統(tǒng)設(shè)計(jì)將模擬電路和數(shù)字電路嚴(yán)格區(qū)分，然而在高速數(shù)?；旌想娐分?，最好是采用多點(diǎn)接地，使用大面積的電源和地平面，以便為電源去耦提供低阻抗。而如何消除模擬信號(hào)和數(shù)字信號(hào)之間的干擾成了硬件設(shè)計(jì)的關(guān)鍵點(diǎn)之一。印制板設(shè)計(jì)時(shí)，布局、布線(xiàn)、內(nèi)電層分割的設(shè)計(jì)規(guī)則應(yīng)作為基本設(shè)計(jì)準(zhǔn)則加以應(yīng)用。

2.1印制板的布局

印制板相近傳輸線(xiàn)上的信號(hào)之間由于電磁場(chǎng)的相互耦合而發(fā)生串?dāng)_，元器件的合理放置可以大大減小EMI問(wèn)題。例如，敏感器件應(yīng)遠(yuǎn)離高增益放大器的輸出；開(kāi)關(guān)電源模塊既要遠(yuǎn)離敏感器件，又要遠(yuǎn)離高增益放大器電路；模擬電路和數(shù)字電路要分開(kāi)放置，避免出現(xiàn)交錯(cuò)；模數(shù)轉(zhuǎn)換器件則要放置在模擬電路和數(shù)字電路分區(qū)的交界處。根據(jù)頻率和類(lèi)型分割PCB上的電路，要仔細(xì)選擇時(shí)鐘電路的位置，避免出現(xiàn)過(guò)長(zhǎng)的時(shí)鐘信號(hào)布線(xiàn)。通常的做法是按照信號(hào)流向安排各個(gè)功能模塊，使布局便于信號(hào)流通，并盡可能保持信號(hào)方向一致。

2.2印制板布線(xiàn)

在信號(hào)頻率>10 MHz的情況下，印制板上的布線(xiàn)、過(guò)孔、器件封裝等都會(huì)引起不可忽略的分布電感和電容。當(dāng)布線(xiàn)長(zhǎng)度大于噪聲頻率相應(yīng)波長(zhǎng)的1/20時(shí)，則會(huì)產(chǎn)生天線(xiàn)效應(yīng)，噪聲會(huì)通過(guò)印制線(xiàn)向外輻射。信號(hào)線(xiàn)上的過(guò)孔會(huì)引起大約0.5 pF的電容，器件的封裝材料本身也有可能引入大約2～6 pF的電容，這些小的分布參數(shù)在高速電路中的作用不容忽視。

PCB設(shè)計(jì)時(shí)，電源、地的過(guò)孔應(yīng)盡可能靠近器件的相應(yīng)引腳，加粗電源線(xiàn)和地線(xiàn)寬度能減少環(huán)路電阻，同時(shí)應(yīng)盡量使電源和地線(xiàn)走向和數(shù)據(jù)方向基本一致，有助于增強(qiáng)抗干擾能力。采用較窄的印制線(xiàn)(4～8 mil)能增加高頻阻尼和降低電容耦合。布線(xiàn)時(shí)要避免大的電流環(huán)路面積。采用多點(diǎn)接地使高頻地阻抗更低。布線(xiàn)時(shí)應(yīng)避免90°拐彎，因?yàn)?0°拐彎會(huì)增加電容并導(dǎo)致傳輸線(xiàn)特性阻抗發(fā)生變化。保持相鄰線(xiàn)跡之間的間距大于線(xiàn)跡的寬度能使串?dāng)_最小。

2.3電源平面層的分割

為了提高不同電源之間的隔離度，使得數(shù)字部分的干擾盡可能少地傳遞到模擬信號(hào)部分，必須進(jìn)行電源平面的分割。但是不恰當(dāng)?shù)姆指钜矔?huì)造成信號(hào)回流路徑不完整，影響數(shù)字信號(hào)的完整性。因此，電源平面層分割的原則是，要看分割后的信號(hào)回流路徑是否被增大，回流信號(hào)對(duì)其他信號(hào)的干擾是否會(huì)增大。如果有條件，可以將電源平面分層設(shè)置，因?yàn)殡娫捶謱樱霈F(xiàn)信號(hào)跨平面層分割的情況會(huì)大大降低，能有效提高信號(hào)質(zhì)量。

綜合以上3個(gè)方面，在高速數(shù)模混合PCB實(shí)際設(shè)計(jì)當(dāng)中，應(yīng)當(dāng)遵從以下幾個(gè)要點(diǎn)：(1) 將PCB區(qū)分為相對(duì)獨(dú)立的模擬和數(shù)字部分；(2) 元器件布局時(shí)區(qū)分模擬和數(shù)字部分；(3) 只保留統(tǒng)一的地，模擬電路和數(shù)字電路使用公共地平面；(4) 所有層中，模擬信號(hào)在電路板模擬部分布線(xiàn)，數(shù)字信號(hào)在數(shù)字部分布線(xiàn)，電路中的電流環(huán)路應(yīng)保持最??；(5) 電源線(xiàn)和地線(xiàn)應(yīng)相互接近；(6) 布線(xiàn)盡量不跨越分割電源間的間隙，如果不可避免地要跨分割電源布線(xiàn)，那么盡量將信號(hào)線(xiàn)布在緊鄰大面積地平面的走線(xiàn)層上。

3設(shè)計(jì)實(shí)例

以某種信號(hào)處理板為例，板子要安裝兩片模數(shù)轉(zhuǎn)換芯片，該器件本身同時(shí)有模擬電路和數(shù)字電路兩部分，分別使用模擬3.3 V電源和數(shù)字3.3 V電源，對(duì)這兩個(gè)器件的PCB設(shè)計(jì)采用了以下方法：(1) 首先是器件的布局，模數(shù)轉(zhuǎn)換器件盡可能靠近模擬信號(hào)在電路板邊緣的輸入插座，與為其提供模擬電源的芯片一起組成一個(gè)模擬電路部分，獨(dú)立于其他數(shù)字器件擺放，如圖1所示。(2) 地層的設(shè)計(jì)遵從一個(gè)地平面的原則，將模擬地和數(shù)字地引腳全部連接到同一地平面，引線(xiàn)要盡量的短。在數(shù)字器件和模擬信號(hào)線(xiàn)之間對(duì)地層進(jìn)行了不閉合的隔離，約束信號(hào)返回電流的流向，避免模擬信號(hào)電流和數(shù)字信號(hào)電流相互影響。(3) 在兩個(gè)電源層分別分割模擬電源和數(shù)字電源，將數(shù)字電源和模擬電源盡可能隔離，如圖2所示。(4) 添加高頻低電感陶瓷去耦電容，去耦電容可以消除高頻噪聲，容值的選擇與噪聲頻率有關(guān)，一般可以用C=1/F計(jì)算，多數(shù)選用0.1 μF或0.01 μF的多層陶瓷電容，大約5片以上需要加裝一個(gè)鉭電容作為蓄能電容。

圖1　A/D的PCB布局

圖2　模擬電源層分割

4設(shè)計(jì)效果及分析

以上述印制板為例，經(jīng)過(guò)上述設(shè)計(jì)，模數(shù)轉(zhuǎn)換器前端輸入的采樣時(shí)鐘和模擬信號(hào)在實(shí)際使用時(shí)的信號(hào)傳輸基本沒(méi)有受到數(shù)字信號(hào)的干擾，達(dá)到了設(shè)計(jì)要求。

數(shù)?；旌想娐返腜CB設(shè)計(jì)是一個(gè)較為復(fù)雜的過(guò)程，器件布局布線(xiàn)和電源地平面層的處理都能影響到電路性能，盡管這只是EMC設(shè)計(jì)中的一部分。通常采用以上抗干擾措施，就能有效消除電路之間的電磁干擾。設(shè)計(jì)時(shí)遵從一定的規(guī)則，就能使設(shè)計(jì)的PCB更好地達(dá)到使用要求。

[參考文獻(xiàn)]

[1]顧海洲，馬雙武.PCB電磁兼容技術(shù)[M].北京：清華大學(xué)出版社，2004.

[2]大衛(wèi)A.韋斯頓.電磁兼容原理與應(yīng)用[M].楊自佑，王守三，譯.北京：機(jī)械工業(yè)出版社，2002.

[3] ADI公司高速PCB布板指南[Z].

[4]北京瑞特電子技術(shù)公司.電磁兼容與電磁干擾抑制技術(shù)[Z]，1996.