曹延磊　丁蘭

摘 要：傳統(tǒng)的體硅方式加工的微加速度計(jì)具有體積大，成本高，不易與處理電路單片集成的缺點(diǎn)。而采用CMOS工藝方式加工的微加速度計(jì)具有體積小，成本低，噪聲小，易與處理電路單片集成，更符合當(dāng)今智能手機(jī)和可穿戴設(shè)備的需求。針對(duì)集成加速度計(jì)行評(píng)述，敘述電容式加速度計(jì)檢測(cè)原理，并提出一種基于CMOS工藝的一種制備加速度計(jì)的加工方式。

關(guān)鍵詞：加速度計(jì) MEMS POST CMOS

中圖分類號(hào)：U666.1 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2015）09（c）-0054-03

IT業(yè)的未來(lái)主要集中在可穿戴設(shè)備、車聯(lián)網(wǎng)、智能家居、云計(jì)算這幾方面。最幾年，隨著智能手機(jī)與可穿戴設(shè)備的興起，加速度計(jì)的應(yīng)用領(lǐng)域從最初的汽車工業(yè)和航空已經(jīng)拓展到消費(fèi)電子領(lǐng)域。可以預(yù)見集成慣性傳感器未來(lái)會(huì)深入到到人類生活各個(gè)方面。而低生產(chǎn)成本、單片集成、低功耗和高信噪比的加速度計(jì)仍是最近的研究熱點(diǎn)[3]。

1 集成MEMS加速度計(jì)

起初利用傳統(tǒng)的微機(jī)械加工方法制造加速度計(jì)。用這種方法制造的速度計(jì)質(zhì)量雖然大，但是體積也大，應(yīng)用場(chǎng)合受到很大限制。后來(lái)人們利用MEMS技術(shù)制造的加速度計(jì)克服了上述缺點(diǎn)。硅微加速度計(jì)可以利用可以用表面犧牲層技術(shù)制造，也可以利用體硅技術(shù)制造。利用體硅技術(shù)制造的加速度計(jì)精度較高，質(zhì)量塊大，但由于加工技術(shù)與IC工藝較難兼容，必須外加檢測(cè)電路，因此成本較高，而采用表面犧牲層加工工藝的硅微加速度計(jì)則客服了上述缺點(diǎn)[1]。

卡內(nèi)基梅倫大學(xué)（Carnegie Mellon）研發(fā)出一種利用CMOS中的的絕緣層和金屬層來(lái)做MEMS微結(jié)構(gòu)的工藝。研究者利用0.35μm CMOS工藝中的Top-Metal做掩模，并用深反應(yīng)離子刻蝕SiO2形成微結(jié)構(gòu)側(cè)壁，然后對(duì)硅襯底進(jìn)行各向異性的深刻蝕，最終再對(duì)硅襯底進(jìn)行各向同性的濕法刻蝕釋放出微結(jié)構(gòu)。

值得一提的是，美新半導(dǎo)體（MEMSIC）公司，商品化了熱加速度計(jì)。MEMSIC公司的加速度計(jì)完全沒(méi)有采用傳統(tǒng)意義上的質(zhì)量塊，其通過(guò)檢測(cè)密封在封裝體中的熱圖氣體對(duì)加速度實(shí)現(xiàn)檢測(cè)。當(dāng)無(wú)加速度時(shí)氣團(tuán)的溫度成對(duì)稱分布，因此兩側(cè)的溫度相同，當(dāng)有加速度時(shí)，熱氣團(tuán)的溫度不再呈對(duì)稱分布，因此兩側(cè)的溫度會(huì)有差值，這個(gè)差值反映了外界加速度的大小，從而實(shí)現(xiàn)加速度的檢測(cè)。

2 加速度計(jì)工作原理及集成加速度計(jì)制備方法

2.1 加速度計(jì)工作原理

加速度計(jì)可以由二階質(zhì)量塊、彈簧和阻尼系統(tǒng)來(lái)描述，其控制方程為：

（1）

其中，m為懸浮質(zhì)量塊質(zhì)量，b為阻尼系數(shù)，k為彈性常數(shù)。

2.2 電容式加速度計(jì)檢測(cè)原理

大多數(shù)CMOS MEMS單片集成加速度計(jì)采用電容檢測(cè)方法，相比其他檢測(cè)方式，電容檢測(cè)時(shí)傳感單元功耗極其低，同時(shí)可以得到最高位移分辨率。側(cè)壁電容結(jié)構(gòu)通常為梳齒狀結(jié)構(gòu)。這樣在給定的版圖面積上，采用這種布局可以增大感測(cè)電容值。

在電容式加速度計(jì)中，為了提高加速度計(jì)的靈敏度，可以采用全差分的電容橋的檢測(cè)方式，其檢測(cè)機(jī)理如圖1所示。當(dāng)可動(dòng)質(zhì)量塊改變引起4個(gè)電容值同步改變時(shí)，器件的靈敏度最大。全差分結(jié)構(gòu)可以有效的增加傳感器的共模抑制比和電源抑制比。全差分電容橋輸入端加入一個(gè)對(duì)稱經(jīng)過(guò)處理電路調(diào)制的AC信號(hào)Vm。這個(gè)調(diào)制信號(hào)可以是正弦信號(hào)或方波信號(hào)。當(dāng)4個(gè)電容同步變化時(shí)，MEMS加速度計(jì)的感應(yīng)電極會(huì)向電路提供一個(gè)差分的輸出信號(hào)。

以下用表示質(zhì)量塊沒(méi)有位移時(shí)與電容極板間距，用c質(zhì)量塊的位移來(lái)對(duì)全差分電容結(jié)構(gòu)進(jìn)行討論。

全差分電容橋輸出端的感測(cè)電壓為：

（2）

全差分電容橋輸出端的感測(cè)電壓為：

（3）

全差分電容橋輸出端的總差分感測(cè)電壓為：

（4）

電容橋的輸出在后續(xù)的檢測(cè)電路中，會(huì)被放大。當(dāng)信號(hào)帶寬遠(yuǎn)遠(yuǎn)低于加速度計(jì)的諧振頻率時(shí)，檢測(cè)質(zhì)量塊和外部加速度近似成正比，為加速度計(jì)的直流機(jī)械靈敏度。

（5）

因此這種結(jié)構(gòu)輸出的靈敏度為：

（6）

假設(shè)在質(zhì)量塊沒(méi)有產(chǎn)生位移時(shí)，當(dāng)質(zhì)量塊有x位移時(shí)：

（7）

（8）

C1、C2帶入輸出電壓方程（4）

（9）

C1、C2帶入靈敏度方程（6）

（10）

由（10）可知，電容傳感器的靈敏度與感測(cè)輸入電壓成正比，與和成反比。在加速度計(jì)設(shè)計(jì)過(guò)程中這一結(jié)論很重要，為了獲得更高的靈敏度可以提高或者降低和。、和是定值，因此輸出電壓與外界加速度成線性關(guān)系。但是在整個(gè)系統(tǒng)中，從電容檢測(cè)端看入，除了檢測(cè)電容外，還有寄生電容。因此檢測(cè)電壓與加速度不會(huì)簡(jiǎn)單的只是線性關(guān)系。增加了加速度計(jì)結(jié)構(gòu)設(shè)計(jì)難度。

2.3 集成制備工藝

目前，CMOS MEMS已經(jīng)成為MEMS加工制作的主流技術(shù)。微機(jī)械結(jié)構(gòu)的加工和CMOS工藝集成可以采用不同的方法來(lái)實(shí)現(xiàn)。微機(jī)械結(jié)構(gòu)的加工可以在插入標(biāo)準(zhǔn)CMOS工藝流程之前（前CMOS）、嵌入在標(biāo)準(zhǔn)CMOS工藝之中（內(nèi)CMOS）、插入在完成CMOS工藝之后（后CMOS）進(jìn)行[3-4]。

Post CMOS微機(jī)械加工方法是與CMOS foundry關(guān)聯(lián)最小的集成CMOS微機(jī)械加工方法。原則上，常規(guī)的CMOS工藝流程可以在任何一家CMOS foundry完成，完成CMOS工藝流程后，Post CMOS微機(jī)械加工流程可以在特定的MEMS工廠完成。為確保制造的靈活性必須嚴(yán)格控制對(duì)鋁金屬化之后的標(biāo)準(zhǔn)CMOS芯片的所有熱處理加工溫度。CMOS之后的處理溫度最高不能超過(guò)450℃，因此不能進(jìn)行LPCVD淀積多晶硅和隨后的高溫退火。Post CMOS工藝流程中常見的是刻蝕工藝釋放微結(jié)構(gòu)，在微結(jié)構(gòu)刻蝕/釋放工藝加工時(shí)，CMOS電路可能需要特殊保護(hù)[3-4]。

CMOS工藝中主要堆疊的材料有，單晶硅襯底，多晶硅層（Poly）、金屬層（Al）、氧化層（Fox，氧化柵極和USG介電層），鎢通孔等。由圖2可知，頂層金屬（M5）的頂部到FOX的距離8.07μm。這樣的SiO2厚度足可以做薄膜加速度計(jì)的質(zhì)量塊。

具體工藝步驟如下：

（1）將CMOS工藝線上回來(lái)的器件投入硫酸（H2SO4）雙氧水（H2O2）的溶液中。加熱溶液到90℃。

（2）對(duì)反應(yīng)液的溫度進(jìn)行實(shí)時(shí)監(jiān)測(cè)。隨著反應(yīng)的進(jìn)行雙氧水濃度下降，刻蝕速率變慢，需要再次在溶液中添加少量雙氧水維持反應(yīng)速率。

（3）重復(fù)（2）中添加雙氧水，直到金屬刻蝕完成。

（4）刻蝕完成后需要防止粘附。用純水中將硫酸溶液稀釋置換出來(lái)。再用異丙醇溶液將純水置換。然后放到加熱器中將異丙醇蒸發(fā)干凈。到此金屬犧牲層刻蝕完成。

（5）金屬犧牲步驟完成后，需要對(duì)懸浮結(jié)構(gòu)中的鈍化保護(hù)層去除。去除鈍化層的方法采用反應(yīng)離子刻蝕（RIE）去除，從去除覆蓋微結(jié)構(gòu)處的PASS，頂層金屬裸露出來(lái)。此步驟工藝完成后如圖2示意圖所示。有圖3可知：進(jìn)行完RIE后，MEMS微結(jié)構(gòu)仍未懸浮，必須進(jìn)行（6）步驟的硅襯底刻蝕才能完成釋放。

（6）接下來(lái)采用反應(yīng)離子刻蝕（RIE）對(duì)襯底進(jìn)行刻蝕釋放結(jié)構(gòu)。采用刻蝕劑為XeF2，由于對(duì)襯底的刻蝕為各向同性刻蝕因此在進(jìn)行布局設(shè)計(jì)時(shí)要主要MEMS微結(jié)構(gòu)與CMOS電路間的間隔。襯底刻蝕完成后微結(jié)構(gòu)釋放懸浮起來(lái)，如圖4所示。

3 結(jié)語(yǔ)

該文對(duì)集成加速度計(jì)進(jìn)行評(píng)述，敘述電容檢測(cè)方式的加速度計(jì)原理。CMOS工藝本身形成的金屬-氧化對(duì)疊層，這些對(duì)疊層可以方便的設(shè)計(jì)出MEMS器件的懸浮結(jié)構(gòu)。本論文以5層金屬的CMOS工藝為基礎(chǔ)，選擇Post CMOS工藝中犧牲金屬和正面刻蝕襯底的組合工藝制作出加速度計(jì)的懸浮結(jié)構(gòu)。POST CMOS工藝的加工方式因與具體的CMOS Foundry無(wú)關(guān)，對(duì)于制造能力有限的MEMS公司，Post CMOS工藝受到很多MEMS公司的青睞。

參考文獻(xiàn)

[1] 張興，黃如，劉曉彥.微電子學(xué)概論[M].3版.北京：北京大學(xué)出版社，2010.

[2] Chang Liu.微機(jī)電系統(tǒng)基礎(chǔ)原書[M].2版.黃慶安，譯.北京：機(jī)械工業(yè)出版社，2013.

[3] O.Brand.CMOS MEMS技術(shù)與應(yīng)用[M].黃慶安，譯.南京：東南大學(xué)出版社，2007.

[4] Mohamed.微機(jī)電系統(tǒng)應(yīng)用[M].張海霞，譯.北京：機(jī)械工業(yè)出版社，2009.

[5] M.-H.Tsai，Y.-C.Liu，W.Fang.A Three-Axis CMOS-MEMS Accelerometer Structure With Vertically Integrated Fully Differential Sensing Electrodes[J].Journal of Microelectromechanical Systems，2012，21（6）：1329-1337.