姚思遠　劉文平

摘 要： 通過對單粒子效應以及抗單粒子翻轉(zhuǎn)電路加固原理進行分析，提出一種基于雙柵MOS結構的具有單粒子翻轉(zhuǎn)加固能力的SRAM存儲單元。該單元在實現(xiàn)抗單粒子翻轉(zhuǎn)加固的同時具有快速翻轉(zhuǎn)恢復、快速寫入、低靜態(tài)功耗的特點?；?.18 μm CMOS工藝進行電路仿真，結果顯示該加固單元讀/寫功能正確，翻轉(zhuǎn)閾值大于100 MeV· cm2/mg?？梢灶A測，該電路應用于空間輻射環(huán)境下將有較好的穩(wěn)定性。

關鍵詞： 單粒子翻轉(zhuǎn)； 雙柵結構； SRAM存儲單元； 加固設計

中圖分類號： TN603?34 文獻標識碼： A 文章編號： 1004?373X（2015）18?0102?04

Abstract： A SRAM memory unit with single event upset （SEU） strengthening ability based on dual?gate MOS structure is proposed by analyzing the single event effects and SEU?resisted circuit strengthening theory. This unit has characteristics of fast upset recovery， quick writing and low static power consumption while realizing SEU?resisted strengthening. The circuit was simulated with 0.18 μm CMOS technology. The simulation results indicate that the strengthening unit can read and write properly， and the SEU threshold is better than 100 MeV·cm2/mg. It is predicted that this circuit would have good stability in the space radiation environment.

Keywords： SEU； dual?gate structure； SRAM memory unit； strenthening design

在外層空間以及核爆等輻射環(huán)境中，輻射效應已經(jīng)成為電子系統(tǒng)的主要可靠性問題之一。為確保計算機的可靠性，工作于太空中的集成電路必須經(jīng)過抗輻射加固設計。存儲器在集成電路中占有特殊的地位，幾乎在任何電子系統(tǒng)中都不可缺少，因此對于存儲器的保護更加重要。集成電路關鍵尺寸的不斷減小以及低電壓技術的應用，使得單粒子翻轉(zhuǎn)的臨界電荷隨之減小，可靠性問題更加突出。對抗單粒子翻轉(zhuǎn)加固技術提出了更高的要求。本文主要討論存儲單元的抗單粒子翻轉(zhuǎn)加固設計。

1 SRAM單元加固技術

SRAM單元加固技術主要分為2種：一種是基于6管標準單元進行加固；另外一種加固設計的主要思想是通過多管結構引入冗余節(jié)點。

第1種方法如圖1所示，是標準6管單元通過存儲節(jié)點引入電容電阻設計的加固方法[1]。該單元通過引入RC延遲，使得單粒子入射產(chǎn)生的瞬態(tài)脈沖傳播過程被延遲，上拉PMOS或者下拉NMOS有足夠的時間恢復翻轉(zhuǎn)節(jié)點電壓，從而保護整個單元邏輯不發(fā)錯誤翻轉(zhuǎn)。該加固方法引入RC延遲，雖然能夠達到一定的單粒子加固能力，但是同時受到電容電阻的影響寫入時間大大增加。并且電容電阻將會占用很大的芯片面積。

第2種加固設計技術主要通過多管結構，引入冗余節(jié)點來保護單元電路在發(fā)生單粒子入射時不發(fā)生邏輯翻轉(zhuǎn)。這里介紹兩種典型的多管加固結構。

圖2所示為Rockett提出的加固存儲單元[2]，該單元在標準6管結構的基礎上增加了6個MOS管，并增加2個冗余節(jié)點。由于數(shù)據(jù)寫入需要傳輸過程，因此寫入時間較長。

圖3所示是Whitaker等人提出的加固存儲單元。該單元包括2個穩(wěn)定結構，分別為4個PMOS管構成的穩(wěn)定結構和4個NMOS管構成的穩(wěn)定結構。該單元具有較大的翻轉(zhuǎn)閾值和較短的寫入時間，但是由于使用PMOS管下拉以及NMOS管上拉，因此存在電位退化現(xiàn)象。電位退化現(xiàn)象引起MOS管無法完全關斷，存在導電通路，最終導致翻轉(zhuǎn)恢復時間較長，靜態(tài)功耗很高。

2 新型SRAM加固存儲單元

抗單粒子翻轉(zhuǎn)存儲單元加固設計主要從以下幾個方面進行優(yōu)化：

（1） 翻轉(zhuǎn)閾值盡可能大；

（2） 翻轉(zhuǎn)恢復時間盡可能短；

（3） 靜態(tài)功耗盡可能小；

（4） 寫入速度盡可能快；

（5） 晶體管數(shù)盡可能少。

通過對已有加固結構的研究分析，提出了如圖4所示的抗單粒子翻轉(zhuǎn)加固存儲單元。該加固存儲單元由10個MOS管構成。其中N5，N6為讀寫管；P1，P2，N1，N2為非均勻雙柵MOS管。P1與P2，N1與N2分別構成相互交叉耦合結構，當發(fā)生單粒子入射時，能夠保護電路邏輯不發(fā)生翻轉(zhuǎn)；由P3，P4，N3，N4組成的翻轉(zhuǎn)恢復驅(qū)動結構，通過一個導通的MOS管為發(fā)生翻轉(zhuǎn)的節(jié)點提供恢復電流。

為了方便分析雙柵結構存儲單元，將其等效為圖5所示的結構，將雙柵MOS管等效為2個MOS管串聯(lián)。

如圖5所示，P1，P2，P3，P4，N1，N2，N3，N4用來描述雙柵穩(wěn)定結構，其中P2，P4柵極接地，N1，N3柵極接電源電壓，保持常通狀態(tài)。P1，P3寬長比大于P2，P4寬長比，N2，N4寬長比大于N1，N3寬長比，目的是當敏感節(jié)點發(fā)生翻轉(zhuǎn)時，其他冗余節(jié)點能夠保持正確電位；由P5，P6，N5，N6構成翻轉(zhuǎn)恢復驅(qū)動結構，通過一個導通的MOS管為發(fā)生翻轉(zhuǎn)的節(jié)點提供恢復電流，可以提高敏感節(jié)點翻轉(zhuǎn)恢復速度。

2.1 寫操作過程

該加固單元有3對冗余存儲節(jié)點。Q，Qb；P，Pb；N，Nb存儲著互補的電位信息。當讀/寫信號為低電位時，讀寫管N7和N8關斷。若存儲“1”狀態(tài)，則P1，P6導通，N2，N6關斷，使節(jié)點P，Q，N保持為“1”；同時P3，P5關斷，N4，N5導通，使節(jié)點Pb，Qb，Nb保持為“0”。

若要向存儲單元寫入“0”，則D置為“0”，Db置為“1”。讀寫信號為高電位，讀寫管N7和N8導通。節(jié)點Q通過N8放電到“0”，則節(jié)點N電位為“0”，N5與N4關斷。Qb通過N7充電到“1”，則節(jié)點Pb電位為“1”，P6與P1關斷。節(jié)點Nb電位為“1”，N2與N6導通為Q提供下拉。此時節(jié)點P電位為“0”，P5與P3導通，為Qb提供上拉。寫入過程完成。寫入“1”過程與上述相似。

2.2 翻轉(zhuǎn)恢復過程

存儲器數(shù)據(jù)為“1”時，節(jié)點Q，P和N為“1”，節(jié)點Qb，Pb和Nb為“0”。該狀態(tài)下N2，N6，P3和P5的漏結反偏，因此相應節(jié)點Q，N，Pb，Qb是敏感節(jié)點。節(jié)點發(fā)生翻轉(zhuǎn)后的恢復過程如下：

2.2.1 節(jié)點Q發(fā)生翻轉(zhuǎn)

若單粒子入射N6的漏端，節(jié)點Q處電壓產(chǎn)生一個負向跳變，則N節(jié)點變?yōu)椤?”，N5，N4關斷。由于P2相對P1是弱管，所以節(jié)點P保持為“1”，P3，P5保持關斷。則Qb處于高阻態(tài)，電位保持為“0”。導通的P6使節(jié)點Q恢復為“1”。

2.2.2 節(jié)點Qb發(fā)生翻轉(zhuǎn)

若單粒子入射P5的漏端，節(jié)點Qb處電壓產(chǎn)生一個正向跳變，則Pb節(jié)點變?yōu)椤?”，P1，P6關斷。由于N3相對N6是弱管，所以節(jié)點Nb保持為“0”，N2，N6保持關斷。則Q處于高阻態(tài)，電位保持為“1”。導通的N5管使節(jié)點Qb恢復為“0”。

2.2.3 節(jié)點N發(fā)生翻轉(zhuǎn)

若單粒子入射N2的漏端，節(jié)點N處產(chǎn)生一個負脈沖，N4，N5關斷。由于N1相對P6是弱管，節(jié)點Q保持為“1”，則節(jié)點P保持為“1”，P5，P3保持關斷。此時Qb節(jié)點處于高阻態(tài)，電位保持為“0”。導通的N1和P6使節(jié)點N恢復為“1”。

2.2.4 節(jié)點Pb發(fā)生翻轉(zhuǎn)

若單粒子入射P3的漏端，節(jié)點Pb處產(chǎn)生一個正脈沖，P1，P6關斷。由于P4相對N5是弱管，節(jié)點Qb保持為“0”，則節(jié)點Nb保持為“0”，N2，N6保持關斷。此時Q節(jié)點處于高阻態(tài)，電位保持為“1”。導通的P4和N5使節(jié)點Pb恢復為“0”。

數(shù)據(jù)為“0”時的翻轉(zhuǎn)恢復過程與上述過程相似。

3 仿真結果及分析

該單元的仿真驗證使用0.18 μm工藝的CMOS器件模型。為了驗證存儲單元的抗單粒子翻轉(zhuǎn)能力。在仿真中，單粒子入射對電路的影響可以表示為一個瞬時電流脈沖，這個電流脈沖為雙曲函數(shù)型[4?5]：

[I（t）=I0?（e-tτα-e-tτβ）]

式中：[I0]是電流源峰值電流；[τα]是與電荷收集速度相關的時間常數(shù)；[τβ]是粒子撞擊相關的時間常數(shù)。

100 MeV· cm2/mg的LET（Threshold Linear Energy Transfer），產(chǎn)生的軌跡電荷量約為1 pC/μm。單粒子入射效應分析時常采用入射深度[6]為1.5 μm。因此100 MeV· cm2/mg的LET產(chǎn)生的總電荷量約為1.5 pC。為了比較幾種加固存儲單元的性能，需要選擇相同參數(shù)的電流源來模擬單粒子入射過程。雙曲函數(shù)電流源選擇上升因子[τα]=10 ps，下降因子[τβ]=200 ps，則峰值電流為1 mA時收集電荷總量Q約為0.2 pC。

圖6模擬的是單粒子入射發(fā)生在N5的漏極。在8 ns時寫入數(shù)據(jù)“0”，12 ns時N5管的漏極處發(fā)生單粒子入射，節(jié)點Qb產(chǎn)生一個負脈沖，節(jié)點Nb電位同時也產(chǎn)生一個負脈沖。其他節(jié)點電壓基本保持不變。隨后節(jié)點Qb與Nb電壓恢復。

為了模擬該存儲單元對單粒子翻轉(zhuǎn)的加固能力，通過增加Q值來獲得存儲單元的單粒子翻轉(zhuǎn)臨界電荷。如圖7所示為對該存儲單元進行臨界電荷的仿真結果。當Q值為8.3 pC時，發(fā)生單粒子入射后電壓無法自動恢復到正確值。因此可以確定該存儲單元的單粒子翻轉(zhuǎn)臨界電荷為8.2 pC。

表1是對幾種抗單粒子翻轉(zhuǎn)加固存儲單元的性能對比。選用ROCK單元，WHIT單元以及標準6管單元進行比較。主要比較的指標有：臨界電荷、寫入時間、翻轉(zhuǎn)恢復時間、靜態(tài)功耗、晶體管數(shù)量。

表1 加固單元性能比較

本文將翻轉(zhuǎn)恢復時間定義為：節(jié)點電壓從跳變?yōu)?.9 V到恢復為0.9 V所需要的時間。由于本文單元設計了翻轉(zhuǎn)恢復驅(qū)動結構，因此翻轉(zhuǎn)恢復時間較短。寫入時間是指從時鐘信號為0.9 V到存儲節(jié)點電壓為0.9 V的時間。因為本文存儲單元的讀寫管與存儲節(jié)點直接相連，因此與ROCK單元相比具有更短的寫入時間。靜態(tài)功耗是指存儲單元在鎖存狀態(tài)下的功耗，本文存儲單元8管穩(wěn)定結構采用PMOS管上拉NMOS管下拉，沒有電源到地的導電通路，因此與WHIT單元相比靜態(tài)功耗明顯減少。本文加固單元臨界電荷值為8.2 pC對應LET值大于100 MeV· cm2/mg，與其他單元相比抗單粒子翻轉(zhuǎn)能力顯著提高。

4 結 語

本文提出了一種新型的抗單粒子翻轉(zhuǎn)加固SRAM存儲單元，其雙柵穩(wěn)定結構在減少器件個數(shù)的同時保證在發(fā)生單粒子入射時存儲數(shù)據(jù)不發(fā)生翻轉(zhuǎn)。LET值大于100 MeV· cm2/mg；另外通過翻轉(zhuǎn)恢復驅(qū)動結構設計可以實現(xiàn)單粒子翻轉(zhuǎn)的快速恢復，翻轉(zhuǎn)恢復時間0.64 ns。該加固存儲單元不但克服了以前加固單元寫入速度慢，靜態(tài)功耗大的不足，同時具有更強的抗單粒子翻轉(zhuǎn)能力，以及更快的翻轉(zhuǎn)恢復速度。

參考文獻

[1] 王一奇，趙發(fā)展，劉夢新，等.基于RHBD技術的深亞微米抗輻射SRAM電路的研究[J].半導體技術，2012（1）：18?23.

[2] ROCKETT L. An SEU hardened CMOS data latch design [J]. IEEE Transactions on Nuclear Science， 1989， 35（6）： 1682?1687.

[3] WHITAKER S， CANARIS J， LIU K. SEU hardened memory cells for a CCSDS reed solonm encoder [J]. IEEE Transactions on Nuclear Science， 1991， 38（6）： 1471?1477.

[4] 劉文平.硅半導體器件輻射效應及加固技術[M].北京：科學出版社，2013.

[5] 劉必慰，陳書明，梁斌.一種新型的低功耗SEU加固存儲單元[J].半導體學報，2007（5）：755?758.

[6] 陳超，吳龍勝，韓本光.130 nm NMOS 器件的單粒子輻射電荷共享效應[J].半導體技術，2010（1）：46?49.