潘達杉等

摘要：正交壓控振蕩器是高速鏈路中的一個關(guān)鍵部件.片上集成高質(zhì)量品質(zhì)的電感電容等無源器件是影響壓控振蕩器性能的關(guān)鍵因素.為了兼容傳統(tǒng)的數(shù)字工藝，采用超深亞微米的數(shù)字CMOS工藝進行片上電感電容的集成，并基于此無源器件實現(xiàn)了基于電容耦合的正交壓控振蕩器，實現(xiàn)中心頻率16.12 GHz，頻率調(diào)節(jié)范圍為10 %，1M頻偏處的相位噪聲為-112 dBc，相位誤差小于0.39°.

關(guān)鍵詞：QVCO； phase noise；CMOS工藝

中圖分類號：TP302 文獻標識碼：A

Design of Quadrature VCO Based on Standard CMOS Process

PAN Dashan1， HUANG Jinming2， FENG Yong2，MIN Hao1

（1.State Key Laboratory of ASIC and System， Fudan Univ， Shanghai200433， China；

2.Shanghai High Performance IC Design Center， Shanghai201204， China）

Abstract：Quadrature VCO is one of the key components in high speed data link. High Q onchip inductance and capacitance integration is a key fact， which highly affects the performance of Voltage Controlled Oscillator. In order to fully compact the traditional digital CMOS process， we have designed onchip inductance and capacitance with ultradeep submicron digital CMOS process， based on which a capacitive coupling quadrature VCO is implemented. According to the simulation， the center frequency of QVCO is 16.12GHz， with 10% frequency tuning range， 112dBc@ 1MHz phase noise and 0.39°phase error.

Key words：quadrature voltagecontrolled oscillator；phase noise； CMOS technology

超級計算機的研究者們越來越多的將研究重點聚焦在系統(tǒng)的高能效而不單單是系統(tǒng)的峰值性能.因此，單芯片集成多核心的發(fā)展方向取代了追求單芯片單核心頻率提升的發(fā)展方向.單芯片可以集成的核心數(shù)量隨著工藝特征尺寸的下降而增多，核心間的數(shù)據(jù)通信逐漸成為制約芯片整體性能的關(guān)鍵因素，提高處理器核心間數(shù)據(jù)通路的聚合帶寬成為設(shè)計者的一個研究重點.高傳輸率的通信接口必將成為多核處理器的關(guān)鍵部件.UCLA的Frank等人在2007年左右提出了射頻互連（RFI）該方案可以進行單芯片集成，達到單數(shù)據(jù)通路>10 Gbps的傳輸率[1].該方案的原理是將基帶數(shù)據(jù)調(diào)制到更高頻帶的載波上，通過數(shù)字頻帶數(shù)字基帶同時傳輸來提高單數(shù)據(jù)鏈路的聚合帶寬.該射頻互連系統(tǒng)的一個重要模塊是生成載波的振蕩源.

為了避免單數(shù)據(jù)鏈路各頻帶間的干擾，通常需要將載波間的頻率間隔設(shè)計為遠遠高于基帶頻率.對于差分傳輸系統(tǒng)來說，一個相位誤差小的正交壓控振蕩器（以下簡稱QVCO）有利于提高系統(tǒng)的信噪比，因而改善其信噪比.

一般來說，高頻壓控振蕩器采用電感電容諧振來實現(xiàn).電感電容壓控振蕩器（以下簡稱LCVCO）的性能由電感電容諧振腔的品質(zhì)因數(shù)來決定.因此單芯片集成LCVCO的設(shè)計難點在于高品質(zhì)片上電感電容的設(shè)計.通常Foundry提供的RF CMOS工藝會對金屬互連進行優(yōu)化比如提高高層金屬的厚度等.因此為了實現(xiàn)高品質(zhì)因數(shù)的無源器件，設(shè)計者都會采用RF COMS工藝.對于數(shù)模芯片來說需要在單芯片上采用多種工藝，生產(chǎn)成本非常高.隨著數(shù)模混合的需求的增長，很多射頻模塊有了數(shù)字實現(xiàn)的方案，因此采用標準的數(shù)字CMOS工藝來實現(xiàn)射頻模塊必將大大降低生產(chǎn)成本.本文采用超深亞微米標準數(shù)字CMOS工藝進行了片上電容電感的集成，并設(shè)計實現(xiàn)了中心頻率為16 GHz，低相位噪聲，低相位誤差的QVCO.

本文的主要內(nèi)容安排如下：第二節(jié)介紹QVCO的結(jié)構(gòu)；第三節(jié)介紹片上無源器件的設(shè)計和QVCO的電路設(shè)計；第四節(jié)介紹QVCO的仿真結(jié)果；第五節(jié)為總結(jié).

正交信號的產(chǎn)生有多種方式，比如RCRC相移網(wǎng)絡(luò)、正交分頻器等等.對于QVCO的實現(xiàn)，目前最有吸引力的實現(xiàn)方式是通過兩個對稱LCVCO的耦合來實現(xiàn)[6-8].傳統(tǒng)的基于MOS管耦合的QVCO其相位誤差因受到耦合管不對稱的影響變大，并且需要消耗更多的功耗[9-10].為了降低功耗同時保證低相位噪聲，采用硅體耦合技術(shù)[11]，采用這種方式來降低相位誤差.Sanjeev Jain[12]采用背柵耦合進一步降低了AMPM的轉(zhuǎn)換噪聲，通過采用PMOS耦合避免了諧振腔Q值降低.

考慮到相位噪聲、功耗和面積約束，本設(shè)計采用通過共源點電容直接耦合的方式，既實現(xiàn)了耦合又成為2倍頻濾波電路的一部分，降低了相噪，同時保證了正交相位的精確性.其結(jié)構(gòu)如下圖1所示.

2QVCO的設(shè)計

QVCO的設(shè)計主要是片上電感電容設(shè)計、互補交叉對管設(shè)計等.