張挺前　范祥輝　閆海明

摘要：提出了基于BU-64843T8的1553B總線接口設(shè)計(jì)方案。該設(shè)計(jì)采用了DDC公司最新發(fā)布BU-64843T8芯片作為1553B總線協(xié)議轉(zhuǎn)換芯片，該芯片集成了1553B總線協(xié)議轉(zhuǎn)換接口、1553B總線收發(fā)器和隔離變壓器，實(shí)現(xiàn)了硬件設(shè)計(jì)小型化、低成本的目標(biāo)。軟件設(shè)計(jì)應(yīng)用了傳輸層和驅(qū)動(dòng)層的分層設(shè)計(jì)。

關(guān)鍵詞：1553B總線；BU-64843T8；DSP

中圖分類號(hào)：TP311 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2015）02-0221-02

在上世紀(jì)70年代末，美軍制定了MIL-STD-1553B標(biāo)準(zhǔn)（以下簡(jiǎn)稱1553B）作為軍用飛機(jī)的總線通信協(xié)議。因其高可靠性和實(shí)時(shí)性，1553B顯現(xiàn)出強(qiáng)大的生命力，它不僅為第三代戰(zhàn)斗機(jī)廣泛使用，而且至今仍應(yīng)用于以F22和F35為代表第四代戰(zhàn)斗機(jī)。

1553B標(biāo)準(zhǔn)規(guī)定了數(shù)字式時(shí)分制指令/響應(yīng)型多路傳輸數(shù)據(jù)總線協(xié)議及其接口電子設(shè)備的技術(shù)要求，同時(shí)規(guī)定了多路傳輸數(shù)據(jù)總線的工作原理、總線上的信息流及要采用的電氣和功能格式。1553B總線的網(wǎng)絡(luò)結(jié)構(gòu)如圖1所示?？偩€控制器（BC）、遠(yuǎn)程終端（RT）和總線監(jiān)控器（BM）作為總線上的通信終端。其中，BC控制總線數(shù)據(jù)的傳輸；BM監(jiān)控總線上傳輸?shù)男畔ⅲ籖T指所有不作為BC或BM的通信終端。

1553B通信必須還通過三種類型字來實(shí)現(xiàn)，它們有命令字、數(shù)據(jù)字和狀態(tài)字。每一個(gè)字的長(zhǎng)度都是20位，每個(gè)字的最前3位是同步位，指示新字的開始；后續(xù)的16位作為信息位，三種類型字的信息位都有各自的定義；最后1位的作用是整個(gè)字的奇偶校驗(yàn)位，標(biāo)準(zhǔn)規(guī)定奇校驗(yàn)指示正確。命令字由BC發(fā)送給RT，規(guī)定了一次信息傳輸?shù)囊?，遠(yuǎn)程終端地址指示BC要和哪個(gè)RT通信；“T/R”指示該RT是接收信息還是發(fā)送信息；子地址指出和該RT的哪一個(gè)子地址通信；數(shù)據(jù)字?jǐn)?shù)量表示一次通信所傳輸?shù)臄?shù)據(jù)字字?jǐn)?shù)。數(shù)據(jù)字可在BC與RT、RT與RT之間雙向傳輸。狀態(tài)字則由RT發(fā)給BC，用于響應(yīng)命令字。

1 硬件設(shè)計(jì)

1.1 硬件架構(gòu)

1553B通信接口的硬件架構(gòu)如圖2所示，，它由電源電路、復(fù)位電路、時(shí)鐘電路、數(shù)字信號(hào)處理器（DSP）、1553B總線協(xié)議芯片、雙端口存儲(chǔ)器和FPGA組成。本接口通過PCI局部總線與子系統(tǒng)主機(jī)相連接。1553B通信接口采用了DDC公司最新的BU-64843T8，該芯片為設(shè)計(jì)者提供了一套完整的1553B多路數(shù)據(jù)總線的解決方案，在單芯片上不僅實(shí)現(xiàn)了BC、RT和BM功能，而且還集成了協(xié)議芯片、收發(fā)器和隔離變壓器。與其他同類芯片（例如UT1553BCRTM）相比，BU-64843T8集成度更高、體積更小。通信控制器采用TI公司的TMS320F2812，它是一款32位定點(diǎn)數(shù)字信號(hào)處理器（DSP），能在一個(gè)時(shí)鐘周期內(nèi)完成32×32位的乘法運(yùn)算，工作時(shí)鐘頻率最高可達(dá)150MHz。在本設(shè)計(jì)中，這個(gè)DSP工作在100MHz，這個(gè)時(shí)鐘是由外部20MHz晶振提供，再由DSP內(nèi)部5倍頻產(chǎn)生。DSP承擔(dān)1553B總線傳輸層任務(wù)，包括控制BU-64843T8的工作狀態(tài)、通信錯(cuò)誤處理和響應(yīng)子系統(tǒng)主機(jī)命令等功能。本接口通過PCI局部總線與子系統(tǒng)主機(jī)相連接，采用PCI局部總線使得子系統(tǒng)主機(jī)能夠和多個(gè)1553B總線接口連接，因此本設(shè)計(jì)具有靈活的擴(kuò)展能力。PCI協(xié)議轉(zhuǎn)換由Xilinx公司的FPGA XC5VLX50-1FFG324I實(shí)現(xiàn)，這款FPGA體積小、功耗低。子系統(tǒng)主機(jī)和1553B總線數(shù)據(jù)交換由雙端口存儲(chǔ)器實(shí)現(xiàn)，作為來自FPGA和BU-64843T8之間的收發(fā)數(shù)據(jù)緩沖區(qū)。

子系統(tǒng)主機(jī)向1553B總線發(fā)送數(shù)據(jù)的過程如下。子系統(tǒng)主機(jī)向PCI總線發(fā)送數(shù)據(jù)，F(xiàn)PGA則將PCI總線上的數(shù)據(jù)通過協(xié)議轉(zhuǎn)換后放在雙端口存儲(chǔ)器的左端。DSP從雙端口存儲(chǔ)器右端讀出這些數(shù)據(jù)中的指令，根據(jù)指令控制，控制BU-64843T8的工作狀態(tài)。接下來BU-64843T8讀出雙端口存儲(chǔ)器右端的數(shù)據(jù)，把這些數(shù)據(jù)處理成轉(zhuǎn)換成曼徹斯特編碼的命令字、數(shù)據(jù)字和狀態(tài)字，再通過收發(fā)器和變壓器變成1553B差分信號(hào)。子系統(tǒng)主機(jī)接收數(shù)據(jù)的過程則和發(fā)送過程方向相反。

1.2 處理器和BU-64843T8的硬件接口設(shè)計(jì)

BU-64843T8（Enhanced Mini-ACE）在本方案中與處理器（HOST）采用透明模式連接，連接方式如圖3。

因?yàn)锽U-64843T8工作在透明模式下，所以引腳“TRANSPARENT”必須接高。本設(shè)計(jì)中的處理器（HOST）就是DSP。DSP和BU-64843T8共同使用一片64k字（16位）的外部RAM，但是需要隔離DSP的總線和BU-64843T8的總線。通過隔離總線，在DSP能夠使用自己總線的同時(shí)，BU-64843T8可以讀寫這片外部RAM。而隔離總線通過使用“245”和“244”三態(tài)緩沖器來實(shí)現(xiàn)。外部RAM的片選信號(hào)“/CS”（外部地址解碼器的輸入）由“DTACK”信號(hào)和“IOEN”信號(hào)生成，生成的邏輯由FPGA來實(shí)現(xiàn)。

2 軟件設(shè)計(jì)

本文設(shè)計(jì)的1553B通信接口軟件由傳輸軟件和驅(qū)動(dòng)軟件組成。

傳輸軟件固化在DSP內(nèi)部的Flash中，主要實(shí)現(xiàn)對(duì)1553B總線不同類型消息的處理、出錯(cuò)信息的處理、同步、啟動(dòng)測(cè)試。傳輸軟件實(shí)現(xiàn)通信管理和數(shù)據(jù)傳輸功能，傳輸軟件由上電初始化、命令處理和中斷服務(wù)三大部分組成。上電初始化主要完成硬件初始化設(shè)置和自測(cè)試，上電初始化包括DSP初始化，上電自測(cè)試，雙端口存儲(chǔ)器內(nèi)信息的初始化和ACE初始化等模塊。命令處理主要根據(jù)驅(qū)動(dòng)軟件的命令完成相應(yīng)服務(wù)，命令處理主要包括初始化、啟動(dòng)、停止、自測(cè)試等模塊。中斷服務(wù)處理主要包括外部時(shí)鐘中斷、看門狗時(shí)鐘中斷、消息結(jié)束中斷處理。

驅(qū)動(dòng)軟件駐留在子系統(tǒng)主機(jī)上，是應(yīng)用軟件與傳輸軟件的接口軟件，為實(shí)現(xiàn)應(yīng)用軟件的管理功能，驅(qū)動(dòng)軟件通過雙端口存儲(chǔ)器與傳輸軟件之間進(jìn)行信息交互，控制1553B總線接口的初始化、啟動(dòng)、停止、自測(cè)試、1553B總線接口和子系統(tǒng)主機(jī)的數(shù)據(jù)交換。子系統(tǒng)主機(jī)應(yīng)用程序通過調(diào)用1553B總線接口驅(qū)動(dòng)程序中的標(biāo)準(zhǔn)API函數(shù)接口使用1553B總線接口功能。驅(qū)動(dòng)軟件按其功能可分為狀態(tài)控制程序、系統(tǒng)控制程序、時(shí)間控制程序、消息控制程序和1553B總線接口中斷服務(wù)程序。其中狀態(tài)控制程序包括MBI_GoDrv、MBI_StopDrv、MBI_BitDrv等函數(shù)用于控制總線接口的狀態(tài)轉(zhuǎn)換；系統(tǒng)控制程序包括MBI_SetFuncDrv、MBI_InitDrv、MBI_ResetDrv等控制總線接口的初始化、運(yùn)行模式、復(fù)位等；消息控制程序包括MBI_ReadBlock、MBI_WriteBlock、MBI_RefreshBlock等，主要用來讀寫消息；時(shí)間控制程序包括MBI_SetRealTime、MBI_ReadRealTime和MBI_ReadDeltaTime，主要用來維護(hù)系統(tǒng)時(shí)間。總線接口驅(qū)動(dòng)軟件提供中斷服務(wù)函數(shù)掛接處理，當(dāng)中斷到達(dá)時(shí)，通過回調(diào)函數(shù)的方式調(diào)用主機(jī)程序中中斷處理函數(shù)處理中斷。

參考文獻(xiàn)：

[1] GJB289A-1997 數(shù)字式時(shí)分制指令/響應(yīng)型多路傳輸數(shù)據(jù)總線[S]. 國(guó)防科學(xué)技術(shù)工業(yè)委員會(huì)， 1997.

[2] 趙月琴.基于BU-61580的嵌入式1553B終端的設(shè)計(jì)[J]. 航空兵器，2004（ 4） ： 28-31.

[3]蘇奎峰，呂強(qiáng).TMS320F2812原理與開發(fā)[M].北京：電子工業(yè)出版社，2005.

[4] DDC.MIL-STD-1553B Designers Guide[Z].2003.

[5] ACE/ Mini-ACE Series BC/RT/MT Advanced Communication Engine Integrated 1553 Terminal Users Guide [Z] . DDC，1999.