耶菲++張軍++蘆彩香

摘要：系統(tǒng)級(jí)封裝（System in Package， SiP）已經(jīng)成為重要的先進(jìn)封裝和系統(tǒng)集成技術(shù)，是未來(lái)電子產(chǎn)品小型化和多功能化的重要技術(shù)路線，重點(diǎn)關(guān)注嵌入式系統(tǒng)SiP 技術(shù)的發(fā)展，采用SiP技術(shù)對(duì)某型基板進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，對(duì)設(shè)計(jì)流程和關(guān)鍵技術(shù)進(jìn)行了介紹，成功實(shí)現(xiàn)了該產(chǎn)品的SiP設(shè)計(jì)。

關(guān)鍵詞：系統(tǒng)級(jí)封裝；嵌入式領(lǐng)域；基板

中圖分類號(hào)：TP311 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2015）11-0094-03

Research and Implementation of System in Package Technology

YE Fei， ZHANG Jun， LU Cai-xiang

（Xian Aeronautics Computing Technique Research Institute，AVIC， Xian 710068，China）

Abstract： System in Package （SiP） has become one of the most important advanced assembly and integrated technology. It is important technology roadmap of miniaturization and multi-function of electronic products in future. this article focus on the research and development on SiP technology by embedded system.Using SiP technology for a certain type of substrate in the design and Realization of the design process and key technology introduced in this paper， the successful implementation of the SiP design of the product.

Key words： System in Package（SiP）；embedded system； substrate

隨著電子設(shè)備和產(chǎn)品朝著小型化、高頻化、多功能和高性能方向不斷發(fā)展，SiP越來(lái)越受到人們的重視。SiP （System in Package， 系統(tǒng)級(jí)封裝）是指在一個(gè)封裝中集成一個(gè)系統(tǒng)，通常是將多個(gè)具有不同功能的有源組件、無(wú)源組件等封裝在一個(gè)殼體內(nèi)，組裝成為可以提供多種功能的單一標(biāo)準(zhǔn)封裝件，形成一個(gè)系統(tǒng)或者子系統(tǒng)。相較于SoC（System on Chip），SiP可以將不同時(shí)期工藝的IC集成在一起，可以將有源及無(wú)源器件同時(shí)放在一個(gè)封裝內(nèi)。其優(yōu)點(diǎn)在于體積更小，質(zhì)量更輕，相較于SoC開(kāi)發(fā)周期短，功能更多。

1 SiP技術(shù)研究

SiP技術(shù)功能可定制、體積小、功耗低和重量輕的特點(diǎn)適應(yīng)了嵌入式系統(tǒng)的發(fā)展需求， 在嵌入式領(lǐng)域獲得了越來(lái)越多的關(guān)注和應(yīng)用。

圖1為SiP內(nèi)部結(jié)構(gòu)框圖，該SiP以FPGA和處理器為核心，處理器實(shí)現(xiàn)系統(tǒng)資源管理和調(diào)度，F(xiàn)PGA實(shí)現(xiàn)系統(tǒng)控制并完成D/A，A/D接口轉(zhuǎn)換以及離散量接口。本文運(yùn)用先進(jìn)的設(shè)計(jì)工具實(shí)現(xiàn)該SiP。

圖1 SiP內(nèi)部結(jié)構(gòu)

2 設(shè)計(jì)實(shí)現(xiàn)

SiP設(shè)計(jì)主要包括封裝選擇、建立中心庫(kù)、布局、Co-Design設(shè)計(jì)、SI/PI/熱仿真/強(qiáng)度仿真、引線鍵合、布線、DRC檢查、生產(chǎn)設(shè)計(jì)輸出等，本文將對(duì)各個(gè)環(huán)節(jié)進(jìn)行介紹，并與傳統(tǒng)的PCB設(shè)計(jì)進(jìn)行比較，重點(diǎn)突出SiP的設(shè)計(jì)理念和優(yōu)點(diǎn)。

圖2 SiP設(shè)計(jì)流程

2.1 封裝選擇

常見(jiàn)的封裝材料有塑封、陶瓷封裝等，其優(yōu)缺點(diǎn)比較如下：

表1 材料選型對(duì)比

SiP常選用的管腳排布形式：SOP、PLCC、QFP、QFN、PGA、BGA、CGA、SPGA等。

圖2 封裝示意圖

在設(shè)計(jì)中封裝的選擇原則如下：對(duì)于體積小、引出管腳少的設(shè)計(jì)推薦選用SOP、PLCC、QFP、QFN等封裝；對(duì)于體積大、引腳數(shù)量多的設(shè)計(jì)推薦選用PGA、BGA、CGA、SPGA等封裝。

封裝材料對(duì)于管腳排布形式也有很大影響，其中散熱及熱膨脹系數(shù)都是必須考慮的因素。由于塑料封裝散熱性差，在設(shè)計(jì)封裝時(shí)如果需要通過(guò)印制板散熱就需要設(shè)計(jì)專門的散熱焊盤(pán)，或是通過(guò)增加大量電源/地管腳的排布達(dá)到將熱量通過(guò)管腳傳導(dǎo)到印制板上散熱的效果，不可以單一考慮電性能設(shè)計(jì)，減少電源/地管腳的數(shù)量。陶瓷材料的封裝熱膨脹系數(shù)與PCB材料相差較大，這會(huì)導(dǎo)致封裝尺寸較大時(shí)，在封裝的邊角上會(huì)產(chǎn)生較大的熱應(yīng)力，在選取封裝時(shí)盡量選取焊接后器件體抬高較高的封裝類型。如不選用PLCC、QFN這種基本不抬高的封裝；謹(jǐn)慎選用SOP 、BGA這種抬高有限的封裝，即便選用應(yīng)考慮管腳成型，應(yīng)力釋放等問(wèn)題（如加應(yīng)力環(huán)、選用高鉛非塌陷型焊球）；盡量選用CGA （柱形數(shù)組）、SPGA（短針數(shù)組）這種抬高較高的封裝形式。但是最根本解決這種熱應(yīng)力的方式仍然是在熱設(shè)計(jì)及管腳數(shù)量允許的情況下選擇較小尺寸的封裝形式，或是在不要求氣密性等條件時(shí)直接選用塑料封裝。

2.2 中心庫(kù)的建立

中心庫(kù)是SiP設(shè)計(jì)中最基礎(chǔ)的資源之一，和傳統(tǒng)的PCB設(shè)計(jì)一樣也分為邏輯符號(hào)的建立和Cell的建立，將兩部分連接起來(lái)才是一個(gè)完整的中心庫(kù)，一般庫(kù)的建立要在原理設(shè)計(jì)之前完成，以提供邏輯符號(hào)支持原理設(shè)計(jì)。Cell是用于基板PCB設(shè)計(jì)，本文僅針對(duì)Cell建立進(jìn)行介紹。

SiP設(shè)計(jì)中的cell分為兩種形式，一種是用于直接焊接的：如外圍封裝的底座、分離器件封裝、倒裝器件焊盤(pán)等。這一類Cell的特點(diǎn)是放置后直接出現(xiàn)在SiP基板上。另一類為裸芯的DIE PAD，這些專指裸芯片通過(guò)鍵合線連接到基板上的PAD，其特點(diǎn)是需要在SiP基板上定位，但是卻不在SiP基板上擁有實(shí)際的焊盤(pán)，他們通過(guò)金線鍵合與SiP基板互聯(lián)。對(duì)于第一類焊盤(pán)的設(shè)計(jì)其設(shè)計(jì)形式與PCB中封裝焊盤(pán)的設(shè)計(jì)一致，需要考慮焊盤(pán)大小、阻焊大小、焊盤(pán)定位、器件外框等。對(duì)于第二類cell其設(shè)計(jì)方式相對(duì)簡(jiǎn)單，僅需要考慮焊盤(pán)的大小、定位、器件框體等就可以，無(wú)需對(duì)焊盤(pán)進(jìn)行分層設(shè)計(jì)，但SiP中的cell與PCB中的cell有些不同，除了尺寸較小外其PAD的排列也成不規(guī)則狀，不論是鍵合形式的還是倒裝形式的都不同于PCB中cell管腳整齊劃一的排列方式，針對(duì)此類管腳一般設(shè)計(jì)軟件都會(huì)提供通過(guò)管腳坐標(biāo)表格統(tǒng)一導(dǎo)入定位的創(chuàng)建方式簡(jiǎn)化設(shè)計(jì)，避免出錯(cuò)。在SiP的cell設(shè)計(jì)時(shí)，有些小型的鍵合型裸芯其提供的數(shù)據(jù)沒(méi)有DIE PAD的明確定位信息，此類可以根據(jù)DIE PAD的大概位置放置焊盤(pán)，在SiP封裝鍵合環(huán)節(jié)，廠家會(huì)根據(jù)實(shí)際器件裸芯自動(dòng)鍵合。

2.3 布局

在SiP基板的布局區(qū)別于傳統(tǒng)的PCB設(shè)計(jì)，它是一種三維設(shè)計(jì)，布局的模式可以選用普通的平鋪模式、堆棧模式、腔體模式等。

圖3 SiP三維設(shè)計(jì)圖

同時(shí)在布局環(huán)節(jié)就需要加入SI、PI、熱設(shè)計(jì)等仿真或評(píng)估結(jié)論。如功率較大的裸芯應(yīng)在布局時(shí)就考慮其散熱路徑，應(yīng)避免堆棧；對(duì)于具有高速信號(hào)的裸芯應(yīng)考慮其高速信號(hào)通路布局。對(duì)于電源完整性在這個(gè)環(huán)節(jié)尤為重要，對(duì)于大電流芯片應(yīng)為其設(shè)計(jì)良好的電流通路，還有PI交流模擬，由于SiP基板上直接放置的是裸芯，如果在SiP基板上放置電容可以說(shuō)電容與裸芯零距離，可以達(dá)到在PCB上放置電容無(wú)法達(dá)到的效果，但是SiP設(shè)計(jì)通常由于尺寸限制其面積十分有限怎樣才可以在最小的面積上達(dá)到最好的效果，這就需要在這個(gè)階段就針對(duì)電源進(jìn)行PI交流模擬解決兩個(gè)問(wèn)題，去耦電容的容量選取以及電容分布。如果在這個(gè)環(huán)節(jié)中可以充分考慮電源完整性問(wèn)題，將為SiP整體性能的提升起到很大的作用。

2.4 Co-Design設(shè)計(jì)

相較于PCB的設(shè)計(jì)，這是SiP中特有的一個(gè)環(huán)節(jié)。它是指在封裝設(shè)計(jì)時(shí)的輸出管腳信號(hào)定義。封裝設(shè)計(jì)是SiP設(shè)計(jì)與PCB設(shè)計(jì)的橋梁，Co-Design過(guò)程需要綜合考慮信號(hào)由SiP內(nèi)部到PCB板上所面臨的信號(hào)完整性問(wèn)題、電源完整性、熱設(shè)計(jì)、封裝應(yīng)力以及下游工程師的可用性。因此需要在設(shè)計(jì)時(shí)把封裝及PCB一起評(píng)估避免下游出問(wèn)題時(shí)影響到前面設(shè)計(jì)，造成較大的改動(dòng)。主要包括優(yōu)化I/O的擺放位置使設(shè)計(jì)層數(shù)最少，根據(jù)封裝信號(hào)分配分析PCB的可布線性，由PCB的可布線性定好重要信號(hào)線與模擬線或是高速差分線的引腳分配，封裝熱設(shè)計(jì)、應(yīng)力設(shè)計(jì)符合要求。

2.5 引線鍵合

引線鍵合（Wire Bonding）是指通過(guò)引線將裸芯片管腳、基板上的焊盤(pán)和布線等用電器方法連接起來(lái)，Wire Bonding設(shè)計(jì)的合理性和準(zhǔn)確性對(duì)產(chǎn)品的成品率和可靠性至關(guān)重要。因?yàn)橐€（Bond Wire）本身是一個(gè)三維的設(shè)計(jì)元素，所以其模型的定義和規(guī)則管理也需要時(shí)三維的。鍵合線是由裸芯片上的Die Pin，引線Bond Wire和基板上的Bond Pad三部分組成，在設(shè)計(jì)時(shí)Die Pin是芯片廠家定義的，Bond Wire和Bond Pad需要設(shè)計(jì)者根據(jù)生產(chǎn)廠家的工藝要求設(shè)計(jì)。

圖4 SiP引線鍵合

2.6 布線

SiP的布線首先要按照工藝要求約束線寬線間距、劃定禁止布線等區(qū)域，選擇符合工藝的迭層結(jié)構(gòu)、過(guò)孔結(jié)構(gòu)等。塑料材料基板的設(shè)計(jì)、結(jié)構(gòu)均與PCB設(shè)計(jì)基本一致，陶瓷基板與PCB略有不同，由于陶瓷基板是由多層單面走線的陶瓷材料壓合燒制而成，故陶瓷基板可以出現(xiàn)單數(shù)層走線，而且陶瓷基板的過(guò)孔是在單層材料時(shí)沖壓而成的所以其過(guò)孔定義可以不局限于幾階盲埋，可以聯(lián)通任意層。其余的走線、電地層定義、以及需要考慮的信號(hào)完整性、電源完整性、熱設(shè)計(jì)、強(qiáng)度設(shè)計(jì)與PCB相同。

2.7 DRC檢查

設(shè)計(jì)規(guī)則檢查（DRC）分為實(shí)時(shí)DRC以及全面DRC，其目的是防止電氣開(kāi)/短路，確保設(shè)計(jì)的可制造性。SiP基板設(shè)計(jì)中的DRC相比普通PCB設(shè)計(jì)的DRC多出了3D檢查部分，用于檢查Bond Wire等三維因素在基板設(shè)計(jì)中的相互干涉問(wèn)題。

2.8 生產(chǎn)設(shè)計(jì)輸出

SiP用于生產(chǎn)的輸出數(shù)據(jù)主要包括3部分：

1） 用于SiP基板生產(chǎn)制造的光繪-Gerber及鉆孔資料

2） 用具SiP裝配（包括站片、鍵合、焊接等）的Drawing檔和元器件坐標(biāo)等數(shù)據(jù)

3） 用于生產(chǎn)塑封Mold模具、陶瓷、金屬等封裝外殼的結(jié)構(gòu)設(shè)計(jì)數(shù)據(jù)。

其中前兩部分是由基板設(shè)計(jì)輸出，后一種由結(jié)構(gòu)設(shè)計(jì)輸出。

3 小結(jié)

通過(guò)對(duì)SiP設(shè)計(jì)流程分析對(duì)比，并在工程應(yīng)用項(xiàng)目中實(shí)踐，已經(jīng)成功將該設(shè)計(jì)輸出并流片成功，為實(shí)踐SiP提供了應(yīng)用驗(yàn)證，目前該項(xiàng)目芯片已經(jīng)成功應(yīng)用在設(shè)計(jì)中，開(kāi)展進(jìn)一步的測(cè)試驗(yàn)證工作。

SiP技術(shù)是一種飛速發(fā)展的IC 封裝技術(shù)，正受到越來(lái)越多的關(guān)注和實(shí)踐應(yīng)用，必將成為未來(lái)電子封裝的主流發(fā)展方向，為嵌入式系統(tǒng)的發(fā)展提供一種全新的解決途徑，SiP在嵌入式領(lǐng)域的應(yīng)用，將更大幅度地提高嵌入式領(lǐng)域電子產(chǎn)品的集成度和可靠性。

參考文獻(xiàn)：

[1] 李揚(yáng)，劉楊.SiP系統(tǒng)級(jí)封裝設(shè)計(jì)與仿真[M].北京：電子工業(yè)出版社，2012.

[2] 毛忠宇，潘計(jì)劃，袁正紅.IC封裝基礎(chǔ)與工程設(shè)計(jì)實(shí)例[M].北京：電子工業(yè)出版社，2014.（1）.

[3] 代明清，韓強(qiáng)，鄧豹，等.基于ARM 和FPGA 的SiP 系統(tǒng)級(jí)封裝設(shè)計(jì)[J].微型機(jī)與應(yīng)用，2014.