袁春輝等

摘 要： 機(jī)載視頻顯示系統(tǒng)需要完成對(duì)視頻信號(hào)的實(shí)時(shí)低功耗處理，采用Xilinx公司新推出的Kintex 7系列FPGA作為核心處理器，并搭載高倍讀/寫(xiě)速率的DDR3，實(shí)現(xiàn)了對(duì)PAL及DVI視頻信號(hào)的編解碼、旋轉(zhuǎn)縮放等處理，系統(tǒng)電路設(shè)計(jì)模塊化，具有較強(qiáng)的靈活性和擴(kuò)展性。在此設(shè)計(jì)了一種基于FPGA的低功耗顯示系統(tǒng)的硬件架構(gòu)，測(cè)試結(jié)果顯示，與上一代以Virtex 5 FPGA為核心的視頻顯示系統(tǒng)相比，其功耗降低了約9 W。

關(guān)鍵詞： 低功耗； FPGA； 機(jī)載視頻顯示； 實(shí)時(shí)處理

中圖分類(lèi)號(hào)： TN911.73?34； TP274 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）12?0089?03

為了使飛行員能夠更加準(zhǔn)確全面地獲取飛行過(guò)程中所需的各種信息，機(jī)載顯示系統(tǒng)需要顯示的信息越來(lái)越多[1]。顯示系統(tǒng)作為飛機(jī)與飛行員之間交互的重要橋梁，將各種飛行參數(shù)以生動(dòng)具體的視覺(jué)形式顯示在顯示器上，飛行員通過(guò)讀取這些信息，從而做出及時(shí)反應(yīng)。這就要求系統(tǒng)具有非常高的處理速度，導(dǎo)致采用的視頻處理算法復(fù)雜，因此加重了系統(tǒng)的功耗負(fù)擔(dān)。國(guó)內(nèi)外采用的主流方案功耗較大，無(wú)法保證系統(tǒng)長(zhǎng)時(shí)間穩(wěn)定工作。因此，研究低功耗的機(jī)載視頻顯示系統(tǒng)具有較好的實(shí)際意義。

1 顯示系統(tǒng)總體架構(gòu)

本文提出的低功耗顯示系統(tǒng)是基于FPGA的硬件設(shè)計(jì)架構(gòu)[2]。該系統(tǒng)通過(guò)PCI?e總線接收上層CPU發(fā)送的指令，主要完成外部視頻采集、視頻及字符圖形的處理、視頻發(fā)送等操作。視頻處理主要包括視頻縮放、旋轉(zhuǎn)及圖形疊加等處理。為了盡可能地降低整個(gè)系統(tǒng)的功耗，核心處理器FPGA及外圍視頻編解碼器均選擇帶有低功耗配置的芯片。采用Xilinx公司最新推出的Kintex 7系列FPGA作為核心處理器，該FPGA采用28 nm工藝制造，與相似密度40 nm器件相比，功耗降低一半，利用其豐富的邏輯資源和IP核資源[3]并配合以相應(yīng)的外圍輔助電路模塊，構(gòu)建出一個(gè)靈活、可重構(gòu)的機(jī)載視頻顯示系統(tǒng)。硬件部分主要還包括視頻編/解碼模塊、DDR3視頻緩存模塊、FLASH存儲(chǔ)模塊。FPGA視頻接口主要有：DE（Data Enable，顯示數(shù)據(jù)有效信號(hào)）、HS（Horizontal Synchronization，行同步信號(hào)）、VS（Vertical Synchronization，場(chǎng)同步信號(hào)）、CLK（像素時(shí)鐘）和像素?cái)?shù)據(jù)線。將視頻數(shù)據(jù)和控制信號(hào)連接到Kintex 7的管腳，通過(guò)FPGA處理后再通過(guò)編碼器輸出到顯示屏上，系統(tǒng)總體架構(gòu)如圖1所示。

2 低功耗視頻采集與緩存模塊

2.1 視頻采集模塊

視頻采集電路是顯示系統(tǒng)的核心電路，通過(guò)航空插件接收上層CPU發(fā)送的視頻數(shù)據(jù)，將獲取的數(shù)據(jù)經(jīng)解碼后傳送給FPGA，完成相應(yīng)的處理。

系統(tǒng)采用ADV7180[4]作為PAL視頻解碼芯片。該芯片是ADI公司生產(chǎn)的一款通用性很強(qiáng)的視頻解碼芯片，能將兼容國(guó)際標(biāo)準(zhǔn)NTSC或PAL的模擬視頻信號(hào)轉(zhuǎn)換成符合ITU?RBT.656格式的16 b數(shù)字視頻數(shù)據(jù)。ADV7180芯片是一個(gè)功耗極低的視頻解碼器，供電電壓為1.8 V，典型功耗約為0.3 W，休眠狀態(tài)功耗僅為15 μW，因此是低功耗視頻采集電路的理想選擇。該芯片主要性能如下：

（1） 支持I2C總線接口，可以FPGA對(duì)其進(jìn)行內(nèi)部寄存器配置；

（2） 具有低功耗模式配置管腳，可以根據(jù)上層CPU控制指令將芯片置休眠狀態(tài)；

（3） 內(nèi)部具有精確的10位ADC可以提供專(zhuān)業(yè)品質(zhì)的視頻性能。圖2為ADV7180解碼設(shè)計(jì)電路。

DVI解碼芯片采用TI公司的TFP401A[5]，該芯片最高支持到1 080 P和WUXGA分辨率，輸出像素時(shí)鐘最高到165 MHz。芯片支持DVI標(biāo)準(zhǔn)規(guī)范，支持24 b/PIXEL真彩。內(nèi)核電壓為1.8 V，外圍接口電壓為3.3 V，典型功耗為1.2 W，休眠狀態(tài)功耗僅為115 mW。圖3為T(mén)FP401A解碼設(shè)計(jì)電路，其中輸入的RX[2：0]+/-和RXC+/-為經(jīng)過(guò)串/并轉(zhuǎn)換編碼的4路TMDS信號(hào)，輸出的信號(hào)主要有偶像素信號(hào)QE[23：0]，像素時(shí)鐘ODCK、像素有效DE、行/場(chǎng)同步（HSYN/VSYN）和同步檢測(cè)SCDT等。芯片通過(guò)檢測(cè)DE信號(hào)的狀態(tài)變化來(lái)確定鏈路的激活狀態(tài)。解碼器的同步檢測(cè)指示信號(hào)端（SCDT）可以直接和其輸出驅(qū)動(dòng)器電源控制端（PDO）相接，這樣就可讓芯片自動(dòng)根據(jù)TMDS鏈路的激活情況來(lái)管理輸出驅(qū)動(dòng)器的電源供給。圖3為T(mén)FP401A解碼設(shè)計(jì)電路。

2.2 視頻緩存模塊

系統(tǒng)需要對(duì)輸入的視頻進(jìn)行疊加字符及幀速率轉(zhuǎn)換等處理，因此需要對(duì)輸入的視頻數(shù)據(jù)進(jìn)行緩存。選用Micron公司的DDR3 SDRAM芯片MT41J64M16作為緩存[6]，相比上一代DDR2，在同等讀/寫(xiě)速率下功耗降低了30%。該芯片的供電電壓為1.5 V，存儲(chǔ)容量為128 MB，讀/寫(xiě)速率為800 Mb/s，而需要處理的一幀最高分辨率視頻占據(jù)約32 Mb存儲(chǔ)空間，對(duì)應(yīng)系統(tǒng)最高傳輸幀速率為1 600 Mb×16 b/32 b=800 f/s，完全滿(mǎn)足系統(tǒng)最高60 f/s的需求，符合系統(tǒng)實(shí)時(shí)性要求。

3 電源模塊設(shè)計(jì)

顯示系統(tǒng)硬件平臺(tái)中用到的芯片類(lèi)型及種類(lèi)較多，不同芯片所需的供電電壓、電流等電源特性各不相同。系統(tǒng)外部提供一個(gè)5 V/10 A的總電源輸入，根據(jù)所使用到的不同電源類(lèi)型，在滿(mǎn)足供電能力和電源質(zhì)量的前提下，盡可能地減少電壓轉(zhuǎn)換次數(shù)，降低系統(tǒng)功耗。

電源分為3.3 V，1.5 V，1.2 V，1.0 V，0.75 V，系統(tǒng)的主供電電源為5 V。選用Linear公司的專(zhuān)供FPGA和DSP芯片供電的LTM4616給FPGA提供1.0 V的內(nèi)核電壓和3.3 V的外設(shè)供電電壓，LTM4616是一個(gè)具有雙路電壓輸出，單路最大可以提供8 A電流的開(kāi)關(guān)電源芯片。輸入電壓范圍為2.7～5.5 V，輸出電壓范圍為0.6～5 V，DC輸出端在-40～125 ℃之間的最大輸出誤差僅為±1.75%，并且具有過(guò)流/過(guò)熱保護(hù)單元，穩(wěn)定性較高。在5 V輸入、1.0 V輸出、單路8 A輸出的測(cè)試環(huán)境下，電源轉(zhuǎn)換效率高達(dá)85%，具有較低的功率損耗，同時(shí)其雙路輸出特性可以減少PCB版面，降低成本。

選用TPS51116提供1.5 V和0.75 V電壓輸出。TPS51116電源芯片是TI公司的一款存儲(chǔ)器電源管理芯片，它提供了DDR3存儲(chǔ)器的完整電源解決方案，內(nèi)部集成了DDR3存儲(chǔ)器所需的3條電源軌。

對(duì)于系統(tǒng)處理器所需的鎖相環(huán)等對(duì)于電源紋波系數(shù)要求較高的模塊，采用LDO（Low Dropout，低壓差）線性穩(wěn)壓電源進(jìn)行供電。選用2片TI公司的LDO電源芯片TPS74401給FPGA的高速串行Bank供電。為了降低LDO輸入/輸出電壓差，減少功率損失，LDO輸入電壓選擇DDR3供電電壓1.5 V，分別輸出1.2 V和1.0 V。

此外，為了保證FPGA在上電時(shí)的電流達(dá)到最小，必須確保FPGA滿(mǎn)足一定的上電順序。本設(shè)計(jì)選用的電源芯片均帶有軟啟動(dòng)功能，能較好地滿(mǎn)足上電要求，且輸出電壓精度和輸出電流裕量均滿(mǎn)足系統(tǒng)需求。

4 實(shí)物圖與性能結(jié)果分析

系統(tǒng)測(cè)試階段，將顯示系統(tǒng)各種視頻輸入/輸出、通信接口、調(diào)試信號(hào)以及電源等，通過(guò)航空插件引至調(diào)試平臺(tái)的各類(lèi)標(biāo)準(zhǔn)連接器上，這樣可以方便地完成對(duì)系統(tǒng)的各類(lèi)指標(biāo)測(cè)試以及功能測(cè)試。圖4為機(jī)載視頻顯示系統(tǒng)及調(diào)試平臺(tái)實(shí)物圖。

經(jīng)測(cè)量，在DVI視頻輸入，DVI視頻輸出的情況下，本視頻顯示系統(tǒng)的總功耗不超過(guò)18 W，與上一代以Virtex 5 FPGA為核心的顯示系統(tǒng)功耗27 W相比，極大的降低了功耗，滿(mǎn)足了系統(tǒng)對(duì)功耗的限制，為低功耗視頻處理技術(shù)提供了很好的解決方案。圖5為經(jīng)過(guò)縮放及字符疊加后的DVI視頻輸出效果圖。

5 結(jié) 語(yǔ)

低功耗視頻顯示系統(tǒng)作為機(jī)載航電系統(tǒng)中的重要組成部分，以最新的低功耗Kintex 7 FPGA為核心，外圍搭載了低功耗DDR3及編解碼芯片，設(shè)計(jì)了一個(gè)轉(zhuǎn)換效率較高的電源網(wǎng)絡(luò)，嚴(yán)格控制了顯示系統(tǒng)的功耗。本文提出的一種基于FPGA的硬件架構(gòu)，具有簡(jiǎn)單靈活、可靠有效的優(yōu)勢(shì)，解決了降低功耗和較大數(shù)據(jù)量的視頻數(shù)據(jù)緩存問(wèn)題。系統(tǒng)工作穩(wěn)定，顯示效果良好，具有較高的應(yīng)用價(jià)值和實(shí)際意義。

參考文獻(xiàn)

[1] 張東紅，程岳，王海鵬，等.機(jī)載低功耗視頻處理模塊的設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)，2014（8）：52?55.

[2] 尤力.機(jī)載視頻處理及圖形生成系統(tǒng)硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)[D].南京：南京航空航天大學(xué)，2012.

[3] Xilinx Inc. Kintex?7 family overview（DS182 v2.4）[M]. USA： Xilinx Inc， 2012.

[4] Analog Devices. ADV7180 datasheet [M]. USA： Analog Devices， 2012.

[5] Texas Instruments. TFP401A datasheet （SLDS120B） [M]. USA： Texas Instruments， 2003.

[6] Micron Technology Inc. MT41J128M16 datasheet [M]. USA： Micron Technology， 2013.