宣 慧

（南通富士通微電子股份有限公司，江蘇南通，226006）

當(dāng)前，在集成電路芯片封裝中常用的三種封裝技術(shù)包括：引線鍵合技術(shù)、載帶自動(dòng)鍵合技術(shù)、倒裝芯片技術(shù)。其中，前兩種技術(shù)的芯片焊盤被限于芯片周圍，為此，I/O數(shù)較低，倒裝芯片技術(shù)能夠?qū)⑿酒麄€(gè)面積用以連接基板，因而有效提高了I/O數(shù)。隨著集成電路性能的逐步提高，I/O數(shù)不斷增加，較前兩種技術(shù)不同，倒裝芯片封裝技術(shù)優(yōu)勢(shì)顯著，不僅 I/O密度高，而且互聯(lián)線短、互連自對(duì)準(zhǔn)、散熱性能佳、生產(chǎn)率高，這使得該技術(shù)成為該領(lǐng)域極具吸引力的一項(xiàng)封裝技術(shù)，并在高頻通信、計(jì)算機(jī)、便攜式電子產(chǎn)品中廣泛應(yīng)用。

1 倒裝芯片封裝技術(shù)分析

1.1 UBM技術(shù)

UBM技術(shù)是倒裝芯片封裝技術(shù)中的關(guān)鍵，包括三層結(jié)構(gòu)：粘附層、擴(kuò)散阻擋層、導(dǎo)電層。粘附層多涂于A1焊區(qū)及鈍化層上的Cr或Ti層，具有粘附凸點(diǎn)與焊盤的功能；擴(kuò)散阻擋層為Cu、Ni或Mo層，避免凸點(diǎn)的金屬越過(guò)了粘附層，同Al焊盤共同形成金屬化合物；通常而言，導(dǎo)電層屬于Au、Cu層，用于同導(dǎo)電相連。在凸點(diǎn)下采用Ti：W-Cu為UBM層。在PbSn凸點(diǎn)、Cu層間形成Cu-Sn IMC，并將凸點(diǎn)同UBM連接，同凸點(diǎn)不同，這些IMC極易碎，會(huì)對(duì)焊點(diǎn)可靠性造成不良影響，特別在Sn含量較高的無(wú)鉛焊料中，這是由于Ni、Cu間IMC較Sn、Cu間IMC具有更緩慢的生長(zhǎng)速率，為此，就無(wú)鉛焊料而言，必須采用Ni作阻擋層，也可采用厚Cu為阻擋層，但更易出現(xiàn)空洞，因此使用不廣泛。C4技術(shù)廣泛應(yīng)用于節(jié)距超過(guò)140μm的芯片中，對(duì)于不超過(guò)140μm的芯片，可采用Cu pillar技術(shù)。

1.2 底部填充技術(shù)

在倒裝焊接結(jié)束后，需要在芯片、基板間進(jìn)行環(huán)氧樹(shù)脂填充，以免芯片受到環(huán)境影響，并減小熱膨脹不適配等問(wèn)題，確保應(yīng)力和應(yīng)變?cè)俅斡枰苑峙洌岣咴煽啃?。采用無(wú)流動(dòng)填充工藝，在芯片、基板焊接前，將混合了助焊劑與填充物的混合劑分布于基板，再回流進(jìn)行焊接，較傳統(tǒng)工藝而言無(wú)需采用細(xì)縫毛細(xì)管進(jìn)行虹吸，將凸點(diǎn)回流、填充物固化相互合并，極大地簡(jiǎn)化了工藝，提高了生產(chǎn)效率。此外，還應(yīng)注意填充物滿足助焊、延遲固化等能力。但采用該技術(shù)在熱回流中易產(chǎn)生很多空穴，會(huì)對(duì)封裝可靠性造成影響。通過(guò)將二氧化硅摻于填充物中，可顯著降低其CTE，提高封裝效果。

無(wú)流動(dòng)填充技術(shù)需事前于基板上進(jìn)行填料分布，同表面貼裝技術(shù)不相兼容，因而推動(dòng)了同SMT工藝相互兼容的晶圓級(jí)填充技術(shù)的成功，該技術(shù)成本低廉、可靠性高，首先是在凸點(diǎn)或晶圓上采用合適的方法，增添一層下填料，就無(wú)凸點(diǎn)晶圓而言，需要先進(jìn)行凸點(diǎn)制作，再將晶圓進(jìn)行切割，成為單個(gè)的芯片，各芯片能夠利用標(biāo)準(zhǔn)SMT工藝，同基板相互連接。

1.3 基板技術(shù)

傳統(tǒng)倒裝芯片進(jìn)行基板封裝時(shí)，采用的是陶瓷基板，但成本較高，為了降低成本，有機(jī)基板應(yīng)用越來(lái)越廣，其常采用的是順序堆疊結(jié)構(gòu)，包括三個(gè)部分，中間的是PCB技術(shù)所制的核，核上下兩面分別為微通孔所制疊層，中間的核是用于提供足夠的機(jī)械硬度，兩邊Build-up layer，為倒裝芯片的連接提供了集成線路，適用于104/cm2I/O密度的芯片，且具有3×10-6/℃的CTE，通過(guò)對(duì)Core中的樹(shù)脂比例進(jìn)行調(diào)整，可將其CTE擴(kuò)展為5×10-6/℃，降低CTE，可以有效降低回流時(shí)接點(diǎn)的應(yīng)力，確保封裝具有足夠的可靠性。

2 倒裝芯片內(nèi)部應(yīng)力檢測(cè)

由于倒裝芯片封裝中需經(jīng)歷一個(gè)熱回流過(guò)程，此時(shí)，由于基板材料同硅質(zhì)芯片熱膨脹系數(shù)具有較大的差異性，導(dǎo)致在高溫區(qū)時(shí)基板發(fā)生劇烈膨脹，但芯片形變較小，在焊球凝固之后，芯片同基板位置固定不變；降溫中基板收縮劇烈，此時(shí)，芯片形變較小，致使基板通過(guò)焊球給芯片了一個(gè)向內(nèi)擠壓的應(yīng)力，影響了芯片的性能與可靠性。

為有效提高封裝可靠性，就倒裝芯片封裝體系而言，常會(huì)于芯片、基板間進(jìn)行下填料的填充。常溫情況下，下填料流動(dòng)性高，于芯片邊緣加膠，則下填料受毛細(xì)作用均勻進(jìn)入芯片、基板之間，并發(fā)生固化，固化后熱穩(wěn)定性很高，可以將芯片同基板相固定，大幅降低封裝之后芯片、基板因CTE不匹配，所帶來(lái)的熱應(yīng)力，確保封裝可靠性。但是，下填料固化時(shí)會(huì)經(jīng)歷超過(guò)100℃的一個(gè)熱過(guò)程，此時(shí)，下固料發(fā)生的固化反應(yīng)，會(huì)導(dǎo)致芯片出現(xiàn)應(yīng)力變化，易影響芯片上器件的可靠性。

為了對(duì)倒裝芯片封裝可靠性進(jìn)行檢驗(yàn)，常采用熱循環(huán)實(shí)驗(yàn)技術(shù)，其原理如下：循環(huán)變化的溫度環(huán)境，能夠使芯片、焊球、基板三者處于反復(fù)變化的熱應(yīng)力中，繼而出現(xiàn)疲勞失效，這樣，采用倒裝芯片封裝體系所能承受的熱循環(huán)次數(shù)，用以對(duì)該系統(tǒng)的可靠性進(jìn)行檢驗(yàn)。具體而言，可采用壓阻應(yīng)力傳感器芯片，對(duì)焊球回流中對(duì)芯片造成的應(yīng)力進(jìn)行測(cè)量，通過(guò)對(duì)各尺寸芯片承受的應(yīng)力大小的影響進(jìn)行分析，于芯片、基板之間填充性能各異的下填料，對(duì)各種下填料性能參數(shù)進(jìn)行分析，對(duì)其性能參數(shù)對(duì)芯片應(yīng)力所產(chǎn)生的影響進(jìn)行分析，通過(guò)對(duì)力敏電阻、壓阻系數(shù)溫度系數(shù)進(jìn)行標(biāo)定，對(duì)下填料固化過(guò)程中芯片所受應(yīng)力進(jìn)行即時(shí)監(jiān)測(cè)，并對(duì)倒裝芯片加以反復(fù)的熱循環(huán)試驗(yàn)，這樣可以對(duì)熱循環(huán)過(guò)程對(duì)芯片應(yīng)力產(chǎn)生的影響進(jìn)行測(cè)量。

3 結(jié)語(yǔ)

近些年來(lái)，電子封裝逐步朝著更小、成本更低廉、更快的方向不斷發(fā)展，除了要求進(jìn)一步縮小尺寸，提高性能以外，還要求最大限度地縮減成本。在這種情況下，倒裝芯片封裝技術(shù)應(yīng)運(yùn)而生，體現(xiàn)了這一趨勢(shì)的發(fā)展。內(nèi)部熱應(yīng)力會(huì)導(dǎo)致封裝可靠性顯著降低，為了解決這一問(wèn)題，必須加強(qiáng)應(yīng)力檢測(cè)。當(dāng)前全球有很多企業(yè)均致力于研發(fā)和優(yōu)化倒裝芯片封裝技術(shù)，為推動(dòng)這一技術(shù)的進(jìn)一步發(fā)展貢獻(xiàn)力量。

[1]李欣燕,李秀林,丁榮崢.倒裝焊器件的密封技術(shù)[J].電子與封裝,2010,10(09): 101-104.

[2]馬鑫,錢乙余,劉發(fā).應(yīng)力—應(yīng)變場(chǎng)數(shù)值模擬在組裝焊點(diǎn)中的應(yīng)用[J].電子工業(yè)技術(shù),2011,22(02):251-255.