伍小保，王冰

（中國電子科技集團(tuán)公司第三十八研究所，安徽合肥230088）

寬帶數(shù)字下變頻和重采樣處理Matlab仿真與FPGA實現(xiàn)

伍小保，王冰

（中國電子科技集團(tuán)公司第三十八研究所，安徽合肥230088）

寬帶數(shù)字下變頻（DDC）和重采樣處理可應(yīng)用于成像雷達(dá)和電子對抗寬帶偵查等領(lǐng)域的新型寬帶數(shù)字接收機(jī)設(shè)計中，討論了基于多相濾波結(jié)構(gòu)的寬帶DDC和重采樣濾波處理的高效實現(xiàn)方式，并通過一個設(shè)計實例進(jìn)行Matlab仿真和FPGA實現(xiàn)，給出了仿真和實現(xiàn)結(jié)果，該方法可應(yīng)用于當(dāng)前新型寬帶數(shù)字接收機(jī)寬帶數(shù)字解調(diào)設(shè)計。

寬帶數(shù)字下變頻；重采樣；FPGA；多相濾波高效結(jié)構(gòu)

0 引言

隨著成像雷達(dá)對分辨率的要求越來越高，相應(yīng)信號帶寬以及數(shù)字化的帶寬也越來越高[1]；電子對抗系統(tǒng)為了提高截獲概率要求系統(tǒng)的瞬時帶寬也要足夠高，相應(yīng)數(shù)字化的帶寬也越來越寬[2]。

傳統(tǒng)寬帶接收系統(tǒng)由于ADC器件以及數(shù)字處理器件性能的限制，一般采用模擬I/Q解調(diào)后數(shù)字化的方式，或者針對LFM信號的系統(tǒng)采用去調(diào)頻體制來實現(xiàn)寬帶到窄帶的變換后再數(shù)字化[3]。傳統(tǒng)寬帶接收機(jī)由于模擬通道的幅相誤差以及其特性隨溫度的變化造成接收機(jī)性能指標(biāo)受到限制，因此需要通過數(shù)字解調(diào)的方式提升指標(biāo)[4]。

隨著ADC器件的發(fā)展，目前已有12 b/4 GHz（TI公司的ADC12J4000）或10 b/5 GHz（E2V公司EV10AS152A）采樣率貨架產(chǎn)品出現(xiàn)，同時FPGA資源也已可以滿足高速并行數(shù)字信號處理的需求，使得寬帶高速數(shù)字直接解調(diào)和濾波處理得以實現(xiàn)。

1 寬帶DDC和重采樣原理

1.1 寬帶DDC處理

常規(guī)DDC處理流程是采樣/混頻/濾波/抽取結(jié)構(gòu)[5]，寬帶DDC處理一般采樣率比較高，因此該結(jié)構(gòu)數(shù)字混頻和數(shù)字濾波處理要求速度非常高，目前FPGA無法直接在高數(shù)據(jù)率進(jìn)行處理，不適合寬帶高速DDC處理，同時抽取在濾波之后，造成大量運算結(jié)果浪費，該結(jié)構(gòu)不適合寬帶DDC處理，需要設(shè)計適合寬帶DDC處理的高效結(jié)構(gòu)[6]。

設(shè)DDC抽取比為M，數(shù)字本振為exp(-jω0t)，F(xiàn)IR濾波器沖擊響應(yīng)為h(t)，t=0,1,2,…,K-1，常規(guī)DDC輸出為（采樣/混頻/濾波/抽取）：

如果采樣信號中心頻率f0，采樣頻率fs,基帶信號采樣率fbs和抽取率D滿足關(guān)系：

此時數(shù)字本振序列exp(-jω0t)可表示為：

設(shè)濾波器系數(shù)個數(shù)K=M*L，考慮到數(shù)字本振序列周期和抽取比相同，DDC輸出為：

通過選擇合適的中頻、采樣頻率抽取比和濾波器系數(shù)，保證數(shù)字本振周期和抽取比相同，分配到每個多相濾波器支路上的本振信號為常數(shù)，因此混頻可以放到多相濾波后面，整個DDC實現(xiàn)結(jié)構(gòu)變成采樣/抽取/多相濾波/數(shù)字混頻，功能框圖如圖1所示。

圖1 多相濾波混頻后置DDC結(jié)構(gòu)功能框圖

多相濾波混頻后置DDC結(jié)構(gòu)又稱為重采樣多相下變頻結(jié)構(gòu)，由式（2）可知：

因此當(dāng)下變頻的中心頻率f0固定為基帶信號采樣率fbs的整數(shù)倍時，可以保證經(jīng)過重采樣處理后這一中心頻率的信號將映射到基帶零頻上。當(dāng)該結(jié)構(gòu)用做單信道寬帶下變頻和減采樣處理時，通過抽取/多相濾波后加復(fù)數(shù)乘積實現(xiàn)相位旋轉(zhuǎn)來獲得；當(dāng)有幾路信道進(jìn)行下變頻時，在多相濾波器后應(yīng)用一組并行的復(fù)數(shù)相位旋轉(zhuǎn)來完成多路信道下變頻輸出；當(dāng)通道數(shù)為M=log2N時，濾波后的相位旋轉(zhuǎn)多信道輸出可以通過IFFT/IDFT實現(xiàn)，具體實現(xiàn)結(jié)構(gòu)如圖2所示。

圖2 改進(jìn)的多相濾波混頻后置DDC結(jié)構(gòu)功能框圖

1.2 重采樣處理

寬帶系統(tǒng)中頻f0的選擇需要根據(jù)系統(tǒng)模擬通道的體制、頻率窗口的計算、系統(tǒng)瞬時帶寬、當(dāng)前ADC模擬帶寬等多個因素來決定；ADC的采樣率fs選擇需要考慮滿足采樣定理或者最佳采樣定理的要求，這樣可以簡化數(shù)字混頻處理，同時也可降低抗混疊濾波器的實現(xiàn)難度，另外采樣頻率的選擇與中頻的選擇要互相兼顧；DDC處理輸出信號采樣率fbs一般要求和信號帶寬BW相匹配，過低的采樣率對后續(xù)信號處理會造成SNR損失，過高的采樣率會增加后續(xù)信號處理的運算資源。中頻采樣設(shè)計時，一般要求fs/fbs的比值為一個整數(shù)，但當(dāng)要求fs與f0匹配而同時要求fbs與BW匹配時，寬帶系統(tǒng)會存在fs/fbs比值為分?jǐn)?shù)的情況，這時需要進(jìn)行重采樣處理來獲得最終需要的基帶采樣率。重采樣率為L/M的分?jǐn)?shù)采樣率變換可以通過圖3所示的結(jié)構(gòu)來實現(xiàn)。

圖3 重采樣實現(xiàn)原理結(jié)構(gòu)和簡化結(jié)構(gòu)

從實現(xiàn)結(jié)構(gòu)看重采樣處理是通過（內(nèi)插器+鏡像抑制低通濾波器）+（抗混疊低通濾波器+抽取器），其中鏡像抑制低通濾波器和抗混疊低通濾波器可以合并為一個低通濾波器來實現(xiàn)，該濾波器的通帶截止頻率ωs為：

因此合并的低通濾波器傳遞函數(shù)的幅度相應(yīng)為：

其中L為補零內(nèi)插時需要補償?shù)脑鲆鎿p失。

對于抽取比或內(nèi)插比為很大的數(shù)時，濾波器的通帶截止頻率非常小，因此濾波器階數(shù)將非常高；重采樣由于需要內(nèi)插處理，因此一般是在基帶低數(shù)據(jù)率復(fù)數(shù)信號下進(jìn)行；對于寬帶系統(tǒng)，基帶數(shù)據(jù)率也非常高，因此內(nèi)插比不能很大，否則對資源要求非常高；如果直接利用圖3所示結(jié)構(gòu)進(jìn)行重采樣處理，由于先進(jìn)行內(nèi)插處理，寬度DDC的重采樣濾波壓力將非常大。綜上所述，寬帶DDC的重采樣處理在系統(tǒng)設(shè)計時分?jǐn)?shù)比的分子和分母都是比較小的互質(zhì)數(shù)，同時還必須采用高效的實現(xiàn)結(jié)構(gòu)來實現(xiàn)。

對于圖3中所示的簡化結(jié)構(gòu)利用FIR濾波器的多相分解（按照內(nèi)插比來分解）可以獲得如圖4所示結(jié)構(gòu)。

圖4 重采樣濾波器多相分解實現(xiàn)

利用Nobel恒等式，多相濾波器和內(nèi)插可以互換位置，同時抽取可以移到多相分支內(nèi)部，修改后的結(jié)構(gòu)如圖5所示。

圖5 改進(jìn)重采樣濾波器多相分解實現(xiàn)

根據(jù)數(shù)論理論，兩個互質(zhì)的整L和M，存在整數(shù)l0和m0滿足下式：

利用該等式，延遲單元可以表示為：

圖5中一個多相分支利用式（8）對延遲單元進(jìn)行替代，同時利用Noble恒等式關(guān)系進(jìn)行變換、利用FIR抽取濾波器的多相分解結(jié)構(gòu)進(jìn)行變換，可以獲得如圖6所示的高效實現(xiàn)結(jié)構(gòu)。

圖6 重采樣濾波多相結(jié)構(gòu)第k分支高效實現(xiàn)的分解

從圖6可以看出，濾波在最低采樣率時進(jìn)行處理，運算效率最高，與圖4相比大大降低了多余運算處理，特別是對于寬帶高數(shù)據(jù)率DDC處理，計算效率大大提高。圖4～圖6是針對減重采樣（L/M＜1）的實現(xiàn)結(jié)構(gòu)進(jìn)行的推導(dǎo)，對于增重采樣（L/M＞1）的情況，只需要將圖6結(jié)構(gòu)的抽取和內(nèi)插位置互換，同時將抽取和內(nèi)插相對多相分支濾波器的位置也互換即可。

2 寬帶DDC和重采樣設(shè)計

仿真設(shè)計參數(shù)要求如下：

（1）信號中頻頻率：900 MHz；

（2）ADC采樣頻率：1 200 MHz；

（3）信號帶寬：400 MHz；

（4）基帶輸出采樣率：500 MHz。

從仿真設(shè)計參數(shù)要求看采樣頻率和信號中頻滿足最佳采樣定理，因此數(shù)字混頻可以得到簡化，輸出基帶采樣率為500 MHz與ADC采樣頻率不成整數(shù)倍關(guān)系，因此需要進(jìn)行重采樣處理。重采樣處理在復(fù)數(shù)域進(jìn)行，因此先進(jìn)行混頻濾波處理，獲得600 MHz采樣率的基帶I/Q信號，然后再進(jìn)行5/6重采樣處理，最終輸出500 MHz基帶I/Q信號。該寬帶DDC實現(xiàn)功能框圖如圖7所示。

圖7 重采樣寬帶DDC處理結(jié)構(gòu)功能框圖

DDC仿真時，為了滿足DDC數(shù)字混頻鏡像信號抑制、重采樣內(nèi)插鏡像信號抑制的需求，設(shè)計的第一級FIR濾波器階數(shù)為47階，第二級重采樣FIR濾波器的階數(shù)為63階，級聯(lián)濾波器的幅頻和相頻特性如圖8所示。

圖8 DDC和重采樣濾波器級聯(lián)響應(yīng)

FPGA實現(xiàn)時整個寬帶重采樣DDC的處理時鐘是200 MHz，ADC輸入數(shù)據(jù)6倍降速產(chǎn)生6路200 MHz的中頻信號，經(jīng)過數(shù)字混頻（符號變換）和抽取后得到兩路各600 MHz數(shù)據(jù)率的I/Q信號（分三路并行輸出），第一級FIR濾波器采用3倍資源復(fù)用來實現(xiàn)600 MHz的FIR濾波處理，輸出I/Q各三路200 MHz的第一級濾波數(shù)據(jù)，送入圖5和圖6所示結(jié)構(gòu)的5/6重采樣濾波器處理，最終輸出500 MS/s的基帶I/Q信號。

3 Matlab仿真與FPGA設(shè)計結(jié)果

寬帶重采樣DDC處理的仿真結(jié)果如圖9～圖14所示。單個通道整個處理需要的乘法器數(shù)量為352個，對乘法器的需求量比較大，主要是由于面積和實現(xiàn)速度間權(quán)衡的結(jié)果。

圖9 點頻輸入信號（頻偏199 MHz）

圖10 第一級濾波輸出頻譜

圖11 寬帶重采樣內(nèi)插輸出頻譜

圖12 寬帶重采樣濾波輸出頻譜

圖13 LFM信號寬帶重采樣輸出頻譜

圖14 LFM信號寬帶重采樣輸出脈壓結(jié)果

4 結(jié)語

寬帶數(shù)字下變頻（DDC）和重采樣處理可應(yīng)用于成像雷達(dá)和電子對抗寬帶偵查等領(lǐng)域的新型寬帶數(shù)字接收機(jī)設(shè)計中。本文討論了基于多相濾波結(jié)構(gòu)的寬帶DDC和重采樣濾波處理的高效實現(xiàn)方式，并通過一個設(shè)計實例進(jìn)行Matlab仿真和FPGA實現(xiàn)，給出了仿真和實現(xiàn)結(jié)果。該實現(xiàn)方法的優(yōu)勢和特點是可以減少FPGA的資源利用，降低實現(xiàn)成本和系統(tǒng)功耗。該方法和仿真實現(xiàn)目前已成功應(yīng)用于某寬帶偵查接收機(jī)寬帶數(shù)字正交解調(diào)處理和重采樣處理。

[1]劉永坦.雷達(dá)成像技術(shù)[M].哈爾濱：哈爾濱工業(yè)大學(xué)出版社，1999.

[2]胡來招.雷達(dá)偵察接收機(jī)設(shè)計[M].北京：國防工業(yè)出版社，2000.

[3]CAPUTI W J.Stretch：a time transformation technique[J]. IEEETransactionsonAerospaceandElectronicSystems，1971，7（2）：269-278.

[4]TSUI J.寬帶數(shù)字接收機(jī)[M].楊小牛，陸安南，金飚，譯.北京：電子工業(yè)出版社，2002.

[5]伍小保，章仁飛，王冰，等.數(shù)字陣列雷達(dá)數(shù)字下變頻器ASIC芯片設(shè)計[J].雷達(dá)科學(xué)與技術(shù)，2008（6）：496-500.

[6]HARRIS F J.通信系統(tǒng)中的多采樣率信號處理[M].王霞，張國梅，劉樹棠，譯.西安：西安交通大學(xué)出版社，2008.

[7]MILIC L.Multi-rate filtering for digital signal processing：Matlab applications[M].New York：Information Science Reference，2009.

[8]MOU Z J.Symmetry exploitation in digital interpolators/decimators[J].IEEE Transactions on Signal Processing，1996，44（10）：2611-2615.

Matlab simulation and FPGA implementation of wideband DDC and resample processing

WU Xiaobao，WANG Bing
（The No.38 Research Institute of CETC，Hefei 230088，China）

Broadband digital down-converter（DDC）and resample processing can be applied in the design of new wideband digital receiver in the fields of imaging radar and broadband reconnaissance in electronic countermeasure.The efficient realization way of resample filtering processing and broadband DDC based on polyphase filtering structure are discussed in this paper. A design instance is adopted to perform Matlab simulation and FPGA implementation.The simulation and implementation results are provided.This method can be used in the design of broadband digital demodulation of the new broadband digital receiver.

broadband DDC；resample；FPGA；efficient structure of polyphase filtering

TN957.51-34

A

1004-373X（2015）23-0006-04

10.16652/j.issn.1004-373x.2015.23.002

伍小保（1974—），男，安徽無為人，碩士，高級工程師。主要從事雷達(dá)數(shù)字化收發(fā)系統(tǒng)設(shè)計和中頻信號處理相關(guān)工作。

王冰（1969—），男，安徽六安人，碩士，研究員。主要從事雷達(dá)/成像雷達(dá)、通信和電子對抗收發(fā)系統(tǒng)設(shè)計相關(guān)工作。

2015-07-16