王廣平　趙亮

摘要：該文針對學生在把單片機應用于實踐過中的攔路虎——抗干擾問題，論述了開始完成單片機應用系統時，從硬件上應考慮的抗干擾基本方法和思路以及采取的基本措施。

關鍵詞：單片機；硬件抗干擾；隔離；屏蔽；PCB

中圖分類號：TP391 文獻標識碼：A 文章編號：1009-3044（2014）36-8822-01

在電類職業(yè)教育課程中，一般都開有《單片機原理及應用》課，如何引導學生把所學知識應用于工程實踐中去，抗干擾就是一個必須要解決的問題.系統設計時必須首先重點考慮硬件抗干擾措施

我們知道干擾就是在一定條件下有用信號以外的噪聲或造成惡劣影響的變化部分總稱。要形成干擾必須同時具備三個因素，即干擾源、耦合通道、接收體。這三個因素缺一都將對系統產生不了干擾。因此，抗干擾無非是對干擾源盡可能避開抑制，對耦合通道采取措施加以切斷，同時提高應用系統本身的抗干擾能力。這三點談起來較易，對學生來說實際做起來往往理不出頭緒。該文建議可從以下幾點入手，去分析、思考硬件抗干擾的初步辦法.

1 供電系統的干擾及抑制

單片機應用系統中的電源往往與工業(yè)系統共用，系統中各種大型電氣設備的運行啟停和都會產生很大的干擾。因此，可采用了以下幾種硬件方法，提高供電系統的質量。

1） 采用低通電源濾波器，允許50HZ的交流通過，隔斷其它高頻諧波的干擾。

2） 采用隔離變壓器，在一次和二次線圈間加靜電屏蔽層，實現電容耦合隔離

3） 兩極穩(wěn)壓。前級為交流穩(wěn)壓，其輸出可做為被控強電系統的交流電源和后級穩(wěn)壓的輸入，后級為直流穩(wěn)壓，其輸出做為計算機電源。

4） 分別用多組電源供電。例如：通過對系統中各個功能模塊分別供電，減少了公共電源和公共阻抗的相互耦合，就可提高電源的抗干擾性和可靠性。

2 CPU的抗干擾措施

當干擾作用到單片機時，單片機將無法按正常狀態(tài)執(zhí)行程序，從而引起系統混亂。在CPU抗干擾中需要解決的問題是：如何發(fā)現CPU受到了干擾，如何攔截CPU中失去控制的程序流向，怎樣才能使系統的損失減小，如何恢復CPU正常運行?？刹捎靡韵聨追N硬件方法來解決。

1） 對于失控的CPU進行手動復位。

2） 當單片機處在睡眠狀態(tài)時， CPU對系統總線上出現的干擾無任何反應，從而降低對干擾的敏感程度。在沒有正常工作時，可讓CPU休眠，必要時再通過中斷來喚醒它。

3） 設計電源電壓監(jiān)控保護電路，注意防止電源的開關、瞬時降壓、瞬時脈沖干擾對CPU造成的誤動作和數據丟失。

4） 采用外部硬件計數器，或門電路，或專用片子等構成一個硬狗來形成自動復位信號，強行把運行不正常的系統拉入正常運行。

3 I/O接口的硬件抗干擾。

由于單片機控制系統中的I/0接口，大多數是進行數據采集、控制執(zhí)行等工作。其受到干擾的機會相對更多，通?？煽紤]以下硬件抗干擾方法：

1） 光電耦合隔離。通過光電耦合器可切斷2個電路間的電氣聯系，能有效抑制尖峰脈沖和各種噪聲的干擾，防止干擾進入主機。使用光耦時，它的輸入部分和輸出部分必須分別采用獨立的電源供電。

2） 采用雙絞線傳輸。使各個小環(huán)路的電磁感應干擾相抵消，抑制共模干擾。

3） 長線傳輸中的阻抗匹配。要求源的輸出阻抗、傳輸線的特性阻抗與接受端的輸入阻抗三者相等。以防止信號在傳輸線中產生反射，造成失真。

4） 盡量采用串形傳送和電流信號、負脈沖或負電位。

5） 輸入線盡量短。避免信號線與動力線、數據線和脈沖線接近。

6） 對單片機中不用的I/O口定義成輸出；系統中閑置的門電路輸入端不要懸空；不用的運算放大器正輸入端接地，負輸入端與輸出端知短接等。

7） 采用抑制辦法來防止執(zhí)行機構動作而引起的回饋干擾。例如：電容加電阻方法，用電容把觸點斷開的電弧電壓最大值時間推遲到觸點完全斷開來抑制觸點放電，用電阻抑制觸點閉合時的短路電流。二極管加電阻方法，用來抑制電源切斷瞬間產生的反電勢形成的電流。利用非線性電阻穩(wěn)壓特性來吸收觸點斷開負載時的反電勢。

4 屏蔽措施

對于場的干擾可以通過屏蔽的方法加以抑制。

1） 電場的屏蔽。使用接地的金屬體包裹或隔離信號傳輸線，屏蔽體必須接地，形狀最好是盒形和全封閉的。

2） 磁場的屏蔽。在對直流磁場和甚高頻磁場屏蔽時，可利用高磁導率、低磁阻特性的屏蔽體對磁通的磁分路作用，使屏蔽體內部的磁場減小。設計時應遵循以下準則：磁屏蔽體要選用高磁導率的鐵磁性材料，以防止產生磁飽和；被屏蔽物與屏蔽體內壁要留有一定的間隙，以防止磁短路；可適當增加屏蔽體壁厚，也可用雙層屏蔽或多層屏蔽，以防止磁飽和；屏蔽體加工成型后都要進行退火處理；對屏蔽體一般要接地。

3） 電磁場的屏蔽。利用屏蔽體阻止電磁場在空間傳播，反射和吸收電磁場。在設計時，選擇屏蔽體材料的原則是：當干擾電磁波的頻率較低時，要采用高導磁率的材料，從而使磁力線被限制在屏蔽體內部，以防止擴散到屏蔽的空間去；當干擾電磁場的頻率較高時，要利用低電阻率的金屬材料中產生的渦流形成對外來電磁波的抵消作用；如果要求對低頻和高頻電磁場都有良好的屏蔽效果時，可用不同的金屬材料和磁材料來組成多層屏蔽體。

5 PCB板設計環(huán)節(jié)上多下功夫

1） 注意器件布局。例如：晶振位置接近CPU，外殼接地?；鞠到y相對集中。輸入、輸出部分位置相對集中。大電流器件相對集中，對有較高電位差的部分應隔開一定距離。各功能塊相對集中。

2） 講究布線。例如：線條適當加寬。輸入、輸出線盡量避免相鄰平行?；鞠到y中數據線應盡量拉大距離。讀、寫線最好分開，中間加一個其它線。

3） 講究幾種地線的連接形式。例如：交流地、直流地、模擬地、數字地應分開走線，最后單點相連。屏蔽可直接接大地，數字、模擬的共點地可接大地或以4μF電容接大地，也可置成浮地形式。盡量減小地線上電阻。

4） 注意加去藕電容。

6 結束語

初次設計系統時首先可采用以上硬件抗干擾基本方法，再輔以必要的軟件抗干擾措施，一般就可獲得滿意的抗干擾效果，從而保證系統可靠地工作。

參考文獻：

[1] 丁向榮.單片機應用系統與開發(fā)技術[M].清華大學出版社，2009.

[2] 劉光斌.單片機系統應用抗抗干擾技術[M].人民郵電業(yè)出版社，2003.endprint