高 瑋,亓東鋒,韓 響,陳松巖,李 成,賴虹凱,黃 巍,李 俊

(廈門大學物理與機電工程學院,福建 廈門 361005)

Si基Ge、SiGe異質材料因與Si工藝相兼容,并具有比Si更優(yōu)異的電學性質和光學性質被認為是集成光電子器件的重要材料．然而由于Si和Ge存在4.2%晶格失配和熱失配,在Si上直接外延Ge將產生大量的晶體缺陷,影響器件性能．目前在Si襯底上生長Ge薄膜主要有3種工藝[1-3]:1) 組分漸變的SiGe緩沖層;2) 低溫Ge緩沖層;3)
圖形襯底技術．前2種方法雖然工藝簡單,但生長材料過渡層較厚,不利于后期某些集成器件的制作．有研究表明,圖形襯底技術在位錯捕獲、應變釋放等方面有著明顯的優(yōu)勢[4-6],可直接在Si襯底上制備出位錯密度小的高質量外延層．早在20世紀90年代,貝爾實驗室[7]在邊長70 μm的正方形Si圖形襯底上通過分子束外延(MBE)生長得到近乎無位錯的Si0.81Ge0.19薄膜．伴隨著半導體工藝線寬的逐漸減小和光刻技術的發(fā)展,圖形襯底形狀從方形、圓形、光柵結構、柱狀結構到點陣結構等不斷演化,制備方法也由傳統(tǒng)光刻到聚丙烯酰胺(PAM)掩膜以及納米壓印,圖形尺寸已從微米級延伸到納米級別．圖形襯底技術現已逐漸成為Si基材料和Ⅲ-Ⅴ族材料外延的重要手段之一．襯底材料因其決定著外延、芯片、封裝應用的技術發(fā)展方向,所以類似圖形化的襯底技術將成為第3代半導體的核心技術．

在異質材料外延過程中,薄膜內應力的存在是非常普遍的,其形成是一個復雜的過程,內應力一般由本征應力和熱應力構成．本征應力來自薄膜的結構特征或者缺陷;熱應力由薄膜與襯底間的熱失配產生,即高溫到低溫時襯底與薄膜之間熱膨脹系數之差引起的．關于薄膜與襯底間應力應變的討論,經典的Stoney公式可以直接計算薄膜的應力,卻不能給出應力分布狀態(tài)[8],其后的Hsueh公式采用組合桿平衡條件仍無法給出異質結構在不同方向的應力分布狀態(tài)[9]．近幾年,基于二維或三維結構單元的數值分析方法已成為計算應力應變的有力手段,如有限元法．該方法在異質材料的量子點、薄膜以及器件的應變研究中優(yōu)勢漸顯[10-11],為基礎實驗和器件制備提供了定量的參考依據．本文采用有限元方法模擬Si圖形襯底上沉積Ge薄膜后的熱失配應變,探究了薄膜表面及內部的應變分布規(guī)律,計算了應變隨薄膜厚度、襯底尺寸的變化情況,以及圖形襯底單元尺寸對應變釋放的影響．

1 Si基Ge外延熱應變理論

Si基Ge外延材料生長多在高溫下進行,然而Si基Ge材料以及器件的使用多在室溫甚至低溫下進行,材料從高溫冷卻到低溫時熱膨脹系數的失配將導致應變的產生．Huang等[12]在研究SiGe臨界厚度時也發(fā)現,由于Si和SiGe熱膨脹系數的差異,在Si襯底上外延SiGe薄膜時,界面處會產生熱應力,在考慮了Si和SiGe間的熱應變能后,獲得了更加準確的臨界厚度計算公式,并且證明當溫度較高、Ge組分較大時熱應變的影響作用變得更加顯著．所以在異質結構中,材料間的本征應力固然很重要,但熱應力的作用也是不可忽略的．

在熱應力數學模型中,熱應力與熱應變之間的關系可用下式表示[11]:

(1)

圖1 Si、Ge熱膨脹系數與溫度的關系Fig.1 The relationship between the thermal expansion coefficient of Si, Ge and temperature

2 熱應變有限元模型

本文所做數值模擬工作都是基于如圖2(a)所示的圖形化Si襯底結構,其制備可采用傳統(tǒng)的光刻與感應耦合等離子體(ICP)干法刻蝕或濕法腐蝕工藝．仿真工具為有限元分析軟件ANSYS,在建模中,單元類型選取3D實體單元SOLID185．在模擬過程中忽略瞬態(tài)效應,并將薄膜和襯底視為各向同性材料,材料參數見表1．

圖2 Si襯底結構示意圖(a)和物理模型結構示意圖(b)Fig.2 The diagram of Si substrate structure(a); the diagram of physical model structure(b)

首先,定義材料并建好物理模型．其次,在結構離散化前將圖2(b)中相應區(qū)域賦予 Si 和 Ge 的材料參數,之后進行基于關鍵位置線定義分割數的網格自由劃分,Ge薄膜以及Ge薄膜/Si襯底的界面網格劃分盡可能細致(如圖3(a)),最大限度降低插值函數傳遞誤差．然后,定義約束條件并求解,對模型原點所在的2個相鄰側面施加對稱約束以降低計算量,并將原點的所有自由度固定為零,其他邊界允許自由膨脹收縮,仿真結構加載位移約束后的對稱面如圖3(b)所示,再加載相對溫度載荷并求解．最后,進行計算后處理,查看熱應變云圖并提取所需節(jié)點應變數據．

表1 ANSYS仿真所用Si和Ge材料參數Tab.1 Material parameter of Si and Ge in ANSYS simulation

圖3 網格劃分示意圖(a)和邊界約束條件對稱面示意圖(b)Fig.3 The diagram of meshing(a) and the diagram of the boundary constraint condition on symmetry plane(b)

3 計算結果與討論

3.1 薄膜表面及內部應變分布

圖4 薄膜表面x方向應變云圖(a)和X射線雙晶衍射搖擺曲線圖(b)Fig.4 Thin film surface strain contours of x direction (a) and X-ray double crystal diffraction rocking curves (b)

溫度變化后,由于薄膜與襯底間熱膨脹系數失配,兩者間的變形將相互約束,薄膜/襯底系統(tǒng)將發(fā)生一定的伸縮和彎曲,形成切應力和正應力．本文在分析中只討論上述原因引起的正應力分布情況．圖4(a)為模擬方形Si襯底上沉積1 μm厚Ge薄膜后表面x方向應變云圖．沉積溫度為500 ℃,襯底尺寸為10 μm×10 μm×10 μm．由圖可見,應變最大點集中在表面中心區(qū)域,且分布較為均勻,由中心到邊緣應變逐漸減小,同時可得中心區(qū)域應變?yōu)?.17%的張應變．圖4(b)為超高真空化學氣相淀積(UHV/CVD)法在Si襯底上生長1 μm Ge薄膜后的X射線雙晶衍射搖擺曲線圖,Ge的張應變?yōu)?.2%．對比仿真和實驗結果可知,模擬結果與實驗結果大致匹配,證明了模型的合理性．

圖5 應變縱向分布(a);應變橫向分布(b)Fig.5 Vertical strain distribution(a);transverse distribution of the strain(b)

圖5(a)為圖形襯底下表面中心到薄膜上表面中心應變分布圖,L代表圖形襯底的寬度．曲線1，2，3分別代表中心距襯底邊緣L/2、L/4、L/10處的應變．由計算結果可見不同位置的襯底和薄膜的最大應變均在兩者界面處(圖5(a)中虛線區(qū)域),且薄膜所受應力為張應力,襯底為壓應力．原因是Ge的熱膨脹系數比Si大,Ge/Si薄膜從高溫冷卻到室溫時,Si襯底收縮的比Ge薄膜慢,產生了阻礙Ge晶格收縮的張力作用,所以在Ge外延層形成張應變．圖5(b)為薄膜在y=L/2處x方向應變分布,H代表外延生長薄膜厚度,T代表襯底厚度．曲線1表示襯底距離界面T/50處位置的應變分布,曲線2，3，4分別表示薄膜內部H/10、H/2以及表面處的應變分布．由圖5(b)可知,在薄膜內部,靠近界面處應變最大,從界面到表面應變呈現逐漸減小的趨勢,即熱失配引起的正應變沿著薄膜生長方向逐漸減?。硗庠谟袩崾涞谋∧?襯底系統(tǒng)中,根據圣維南原理以及材料彎矩的平衡條件,薄膜沿x方向的正應力分布為坐標x、z的函數,即

(2)

其中,hf為外延層厚度．

可以看出其沿z軸的變化情況與模擬結果是吻合的,即沿著z軸方向,應力逐漸減小．

從x方向來看薄膜應變最大點集中在中心區(qū)域且分布較為均勻,沿x方向由中心到邊緣應變逐漸減小,邊緣發(fā)生突變,而由圖5(b)曲線1看出襯底在邊緣處的應變呈現增加趨勢．這是因為溫度改變后,薄膜/襯底之間形變的相互約束表現為接觸面上晶格結構的失配,在異質結構外延中,外延層邊緣的原子有向外運動的趨勢,并拉動其下方的襯底晶格隨其一起運動,這個過程使得外延層邊緣釋放應變,而襯底邊緣引入應變[14]．這種邊緣效應可用圖6示意．

圖6 邊緣效應示意圖Fig.6 The diagram of edge effect

3.2 膜厚、圖形尺寸與應變的關系

圖7給出了不同厚度下薄膜表面的應變變化情況．曲線1～5分別表示距離邊緣0.1L～0.5L處的應變隨膜厚的變化趨勢．可以看出,在不同的膜厚下,薄膜表面應變分布規(guī)律相同,即中心區(qū)域應變最大,由中心到邊緣應變逐漸減小,并且薄膜厚度越大,應變越小,原因是當其他條件相同時,薄膜厚度的增加將減小相同襯底膨脹或者收縮所致的膜彎曲量,因此薄膜應變相應地減小．

圖7 應變與薄膜厚度的關系Fig.7 The relations between strain and thin film thickness

(a)應變與襯底寬度的關系;(b)應變與襯底厚度的關系.圖8 應變與襯底尺寸的關系Fig.8 The relations between strain and size of the substrate

圖8為應變與襯底尺寸的關系,表明了圖形襯底單元尺寸對應變的影響,顯然地,襯底較薄尺寸較小時,薄膜的應力通過襯底彎曲形變而得到釋放．當襯底厚度或寬度增加時將阻礙薄膜應力的釋放,隨之薄膜表面應變增大．這里需要說明的一點是,圖形襯底的厚度是指一個圖形襯底單元的厚度,暫不考慮圖形單元下方Si襯底片的影響．圖形襯底大量的邊緣效應對薄膜應變的釋放有積極作用,同時圖形襯底的尺寸對應變有較大的影響作用:當襯底寬度小于10 μm,厚度小于6 μm 時,薄膜表面應變隨襯底尺寸的減小而快速減小,此時圖形襯底對應變的釋放有較大的作用．

4 結 論

本文利用有限元法分析了Ge/Si系統(tǒng)中圖形化襯底外延薄膜的熱失配應變分布以及數值關系,探究了薄膜表面及內部的應變分布規(guī)律,分析了應變隨薄膜厚度、襯底尺寸的變化關系,計算表明:熱失配應變在異質結構的界面處最大,沿薄膜生長方向遞減;在薄膜表面,中心區(qū)域應變最大,由中心到邊緣逐漸減小,邊緣發(fā)生突變應變急劇減小;不同厚度的薄膜表面應變分布規(guī)律相同,并且應變與薄膜厚度呈近似反比例關系;圖形襯底單元厚度小于6 μm,寬度小于10 μm時,更有利于薄膜表面應變釋放．鑒于以上分析,在后續(xù)實驗過程中,可根據實際需要適當選擇薄膜厚度以及圖形襯底單元尺寸．此數值分析方法同樣適用于其他形狀的圖形襯底和器件應變分析中．

[1] Shah V A,Dobbie A,Myronov M,et al.High quality relaxed Ge layers grown directly on a Si (001) substrate[J].Solid-State Electronics,2011,62(1):189-194.

[2] Vanamu G,Datye A K,Zaidi S H.Epitaxial growth of high-quality Ge films on nanostructured silicon substrates[J].Applied Physics Letters,2006,88(20):204104.

[3] Luan H C,Lim D R,Lee K K,et al.High-quality Ge epilayers on Si with low threading-dislocation densities[J].Applied Physics Letters,1999,75(19):2909-2911.

[4] Xiong H,Zhang X J,Jiang Z,et al.Strain relaxation and misfit dislocation in SiGe epilayers grown in micron size windows by MBE[J].Journal of Crystal Growth,2001,233(1):74-81.

[5] Grydlik M,Boioli F,Groiss H,et al.Misfit dislocation gettering by substrate pit-patterning in SiGe films on Si (001)[J].Applied Physics Letters,2012,101(1):013119.

[6] Kim M,Hashemi P,Hoyt J L.Increased critical thickness for high Ge-content strained SiGe-on-Si using selective epitaxial growth[J].Applied Physics Letters,2010,97(26):262106.

[7] Fitzgerald E A,Xie Y H,Brasen D,et al.Elimination of dislocations in heteroepitaxial MBE and RTCVD GexSi1-xgrown on patterned Si substrates[J].Journal of Electronic Materials,1990,19(9):949-955.

[8] Townsend P H,Barnett D M,Brunner T A.Elastic relationships in layered composite media with approximation for the case of thin films on a thick substrate[J].Journal of Applied Physics,1987,62(11):4438-4444.

[9] Hsueh C H.Modeling of elastic deformation of multilayers due to residual stresses and external bending[J].Journal of Applied Physics,2002,91(12):9652-9656.

[10] Gatti R,Boioli F,Grydlik M,et al.Dislocation engineering in SiGe heteroepitaxial films on patterned Si (001) substrates[J].Applied Physics Letters,2011,98(12):121908.

[11] Liu G R,Jerry S S Q.A finite element study of the stress and strain fields of InAs quantum dots embedded in GaAs[J].Semiconductor Science and Technology,2002,17(6):630.

[12] Huang J,Ye Z,Lu H,et al.Calculation of critical layer thickness considering thermal strain in SiGe/Si strained-layer heterostructures[J].Journal of Applied Physics,1998,83:171.

[13] Cannon D D,Liu J,Ishikawa Y,et al.Tensile strained epitaxial Ge films on Si (100) substrates with potential application in L-band telecommunications[J].Applied Physics Letters,2004,84(6):906-908.

[14] Jain S C,Willander M,Maes H.Stresses and strains in epilayers,stripes and quantum structures of III-V compound semiconductors[J].Semiconducter Science and Technology,1996,11(5):641.