蘇藩春

（汕頭超聲印制板公司，廣東 汕頭 515041）

1 前言

20 H規(guī)則作為PCB（印制電路板）典型布線規(guī)則，隨著傳輸信號(hào)工作頻率逐步提高，其越來(lái)越被PCB設(shè)計(jì)人員采用以用來(lái)減少EMI（電磁干擾）問(wèn)題。當(dāng)然，PCB制造人員無(wú)法模擬20 H規(guī)則的EMI但須控制特性阻抗，故本文試圖首次闡述20 H規(guī)則對(duì)特性阻抗控制的影響，并通過(guò)相關(guān)試驗(yàn)與量產(chǎn)過(guò)程進(jìn)行證明。

2 20 H規(guī)則概述

20 H規(guī)則最初是由W. Michael King提出，是減小電路板輻射的設(shè)計(jì)規(guī)則之一，但20 H規(guī)則是一條尚未得到明確證明的經(jīng)驗(yàn)規(guī)則，目前許多學(xué)者主要是通過(guò)反射系數(shù)分析、FDTD（有限差分時(shí)域）和實(shí)際測(cè)量等方法對(duì)其影響效果進(jìn)行模擬和探究。簡(jiǎn)單而言，就是因?yàn)镻CB板電源層與地層之間的電場(chǎng)是變化的（高頻設(shè)計(jì)板更為顯著），在板的邊緣會(huì)向外輻射電磁干擾，即平常通稱(chēng)的邊緣效應(yīng)。在PCB設(shè)計(jì)過(guò)程中，MI工程師或設(shè)計(jì)人員通常做法：將電源層內(nèi)縮，使得電場(chǎng)只在接地層的范圍內(nèi)傳導(dǎo)。理論模擬分析初步表明：以一個(gè)H（電源和地之間的介質(zhì)厚度，對(duì)于特性阻抗參數(shù)設(shè)計(jì)而言，通常即為H）為單位，若內(nèi)縮20 H則可以將70%的電場(chǎng)限制在接地邊緣內(nèi)，內(nèi)縮100 H則可以將98%的電場(chǎng)限制在內(nèi)；用圖示簡(jiǎn)單說(shuō)明如圖1。

圖1

PCB作業(yè)人員一般無(wú)法模擬EMI問(wèn)題但需精確控制特性阻抗。故關(guān)于20 H規(guī)則與EMI問(wèn)題的研究頗多，但關(guān)于20 H規(guī)則影響阻抗控制的研究較少。

3 試驗(yàn)過(guò)程

3.1 資料設(shè)計(jì)

設(shè)計(jì)正常鋪銅、鋪銅異常的不同阻抗測(cè)試附連板，如圖2所示。

圖2 采取不同參考層設(shè)計(jì)的阻抗測(cè)試附連板. (A)正常鋪銅設(shè)計(jì)，參考層鋪銅相對(duì)于訊號(hào)線路垂直縮入0.05 mm (B)和0.5 mm (C) 以及參考層相對(duì)夸張的設(shè)計(jì)(D)

3.2 測(cè)試結(jié)果

針對(duì)上述測(cè)試圖形，采取Polar CITS800s TDR系統(tǒng)測(cè)試，從相應(yīng)Testwave（測(cè)試波峰）可見(jiàn)，對(duì)于正常設(shè)計(jì)的A附連板，測(cè)試曲線相對(duì)光滑且阻抗值分別為54.65 W和48.66 W（圖3A）；當(dāng)測(cè)試附連板不再滿(mǎn)足20 H規(guī)則時(shí)，測(cè)試曲線變得不再光滑且阻抗測(cè)試值開(kāi)始增大，且不滿(mǎn)足程度越大、相應(yīng)阻抗測(cè)試值變得越高，如從附連板B的56.63 W（圖3B）突增到附連板D的127.2 W（圖2D）。

3.3 量產(chǎn)驗(yàn)證

圖3 不同測(cè)試附連板的TDR Test waveform（測(cè)試波形）

隨著高速信號(hào)傳輸所需信號(hào)完整性的增加，PCB不僅需要保證測(cè)試附連板的阻抗控制精度，更要保證板內(nèi)實(shí)際走線的阻抗控制；但板內(nèi)阻抗布線環(huán)境相對(duì)復(fù)雜，下述例舉部分不滿(mǎn)足20 H規(guī)則的板內(nèi)實(shí)際走線實(shí)例（圖4）。與參考層垂直相切，(B)訊號(hào)線跨過(guò)且部分超出隔離環(huán)設(shè)計(jì)，(C)部分訊號(hào)線完全超出參考地層

圖4 不滿(mǎn)足20規(guī)則的設(shè)計(jì)案例。(A)訊號(hào)線邊緣

對(duì)上述實(shí)際走線采取Polar TDR測(cè)試并與基于相應(yīng)訊號(hào)線的切片反算，其阻抗值差異很大，如設(shè)計(jì)案例A，盡管切片反饋各控制參數(shù)正常，但相應(yīng)阻抗差異非常明顯（如表1～表2所示）；案例B的Test waveform（測(cè)試波峰）也表現(xiàn)的相對(duì)不平坦（圖5）；案例C的阻抗測(cè)試值更是以26%的不合格率超出相應(yīng)控制范圍，但將相應(yīng)訊號(hào)線設(shè)計(jì)位置內(nèi)移以確保參考層鋪銅設(shè)計(jì)滿(mǎn)足20 H規(guī)則，所有阻抗控制均變得相對(duì)完美，如圖6所示。

圖5 產(chǎn)品B的阻抗訊號(hào)線測(cè)試曲線示意圖

3 試驗(yàn)結(jié)論

試驗(yàn)表明，PCB訊號(hào)線的TDR阻抗測(cè)試受相應(yīng)訊號(hào)線的參考層鋪銅是否滿(mǎn)足20H規(guī)則影響較大；其表現(xiàn)結(jié)果是，參考層內(nèi)縮程度越大（即越不滿(mǎn)足20H規(guī)則），其阻抗測(cè)試值越大，阻抗測(cè)試曲線越不平坦。故建議PCB設(shè)計(jì)人員需確保相應(yīng)阻抗訊號(hào)線務(wù)必滿(mǎn)足20 H規(guī)則以利于阻抗控制和保證PCBA產(chǎn)品的信號(hào)完整性。

表1 50W單端阻抗設(shè)計(jì)的產(chǎn)品A的阻抗設(shè)計(jì)參數(shù)與實(shí)際走線切片值比對(duì)。

表2 50W單端阻抗設(shè)計(jì)的產(chǎn)品A的阻抗實(shí)測(cè)值與切片反算值比對(duì)。

圖6 針對(duì)相同設(shè)計(jì)參數(shù)的50W單端控制的產(chǎn)品C，參考層是否滿(mǎn)足20H規(guī)則設(shè)計(jì)的阻抗測(cè)試比對(duì)