王偉，張歡，方芳，陳田，劉軍，汪秀敏

1.合肥工業(yè)大學(xué)，合肥 230009

2.情感計算與先進智能機器安徽省重點實驗室，合肥 230009

◎理論研究、研發(fā)設(shè)計◎

基于鏈?zhǔn)降男盘栟D(zhuǎn)移冗余TSV方案

王偉1，2，張歡1，2，方芳1，陳田1，2，劉軍1，2，汪秀敏1

1.合肥工業(yè)大學(xué)，合肥 230009

2.情感計算與先進智能機器安徽省重點實驗室，合肥 230009

三維集成電路（3D IC）帶來了諸多的益處，譬如高帶寬，低功耗，外形尺寸小?；诠柰椎娜S集成得到了行業(yè)的廣泛采用。然而，硅通孔的制造過程引入了新的缺陷機制。一個失效的硅通孔會使整個芯片失效，會極大地增加成本。增加冗余硅通孔修復(fù)失效硅通孔可能是最有效的提高良率的方法，但是卻帶來了面積成本。提出了一種基于鏈?zhǔn)降男盘栟D(zhuǎn)移冗余方案，輸入端從下一分組選擇信號硅通孔傳輸信號。在基于概率模型下，提出的冗余結(jié)構(gòu)良率可以達到99%，同時可以減少冗余TSV的數(shù)目。

三維集成電路；硅通孔；容錯

1 引言

隨著集成電路的發(fā)展，為了在一定尺寸的芯片上實現(xiàn)更多功能，延續(xù)摩爾定律，三維方向上的封裝應(yīng)運而生。硅通孔（Through-Silicon-Via，TSV）作為新興的互連技術(shù)，是指在晶圓和晶圓之間、芯片和芯片之間制作垂直導(dǎo)通，實現(xiàn)芯片間的信號傳輸[1]。3D技術(shù)擁有諸多益處，可以達到更高的密度，擁有小的外形尺寸，以及低功耗和高帶寬等優(yōu)點。但是，增加的功耗密度，制造工藝的復(fù)雜，良率問題等都對這項新興技術(shù)提出了挑戰(zhàn)[2]。為了解決這些問題，最近幾年，國內(nèi)外對于這些問題的研究可以分為三類，一類是熱量問題，降低功耗密度，通過對散熱通孔的分配緩解散熱問題[3-4]。一類是測試問題，包括綁定前測試和綁定后測試[5]。還有一類是容錯技術(shù)，在制造工藝中出現(xiàn)的錯誤，通過恢復(fù)機制避免芯片無法正常工作，提高良率。

3D芯片是將多層芯片堆疊，硅通孔（Through-Silicon-Via，TSV）是3D互連的其中一項技術(shù)。圖1所示為基于硅通孔（TSV）的三維芯片示意圖。根據(jù)堆疊方式的不同，分為芯片到芯片的堆疊（D2D），芯片到硅片的堆疊（D2W），硅片到硅片的堆疊（W 2W）[6]。W 2W的生產(chǎn)效率高于其他兩種堆疊方式，但是良率較低，D2W可以通過篩選實現(xiàn)已知合格芯片（Known Good Die，KGD）間的堆疊，所以良率較高。

圖1 基于硅通孔的三維芯片堆疊示意圖

3D工藝三種常見的技術(shù)有硅通孔（TSV）的形成，晶圓的打薄和晶圓的對齊或者芯片的綁定[7]。硅通孔（TSV）的制作過程可以分為5個階段：打孔，氧化物沉淀，銅鐘子沉淀，注入導(dǎo)電銅，化學(xué)機械拋光[8]。硅通孔（TSV）與其他互連通孔的差異主要體現(xiàn)在尺寸小和穿通硅襯底兩個方面。

2 硅通孔（TSV）的故障問題及良率分析

由于三維芯片的發(fā)展仍處于起步階段，硅通孔（TSV）的制作工藝仍不成熟，在不同階段硅通孔（TSV）會出現(xiàn)不同的故障。

2.1 基于硅通孔（TSV）的故障問題

在三維集成中主要存在著兩種良率損失，堆疊良率損失和封裝良率損失[9]。堆疊良率損失是在多個芯片的堆疊過程中產(chǎn)生的，通過綁定前測試和匹配策略避免堆疊損壞芯片。封裝過程也產(chǎn)生各種各樣的故障問題，傳統(tǒng)的2D晶圓的厚度在600～900 μm之間，但是在3D晶圓中，由于每一個晶圓需要一個薄化的過程來將硅通孔（TSV）從硅襯底中暴露出來，導(dǎo)致厚度下降至15～60 μm[10]，由于厚度直線下降，3D晶圓變得十分脆弱，容易卷曲造成斷裂。三維芯片需要綁定上下層的硅通孔（TSV），形成信號的通路，但是硅通孔（TSV）的直徑非常小，一般為4～8 μm之間，再加上硅通孔（TSV）的數(shù)目非常多，上下層的對齊變得非常困難，再加上3D晶圓的厚度非常小，容易卷曲造成上下層的誤對齊現(xiàn)象，這些都對綁定精度提出了更高的要求。隨機開路缺陷和誤對齊成為了硅通孔（TSV）失效的兩個主要原因[11]。

圖2所示分別表示了兩種情況，圖2（a）中橢圓是襯墊，在上下層的綁定中襯墊3和襯墊4發(fā)生了偏移，沒有完全綁定在一起，此時信號可以傳輸，但是卻影響電氣特性，而襯墊5和襯墊6完全沒有綁定在一起，此外，硅通孔（TSV）和襯墊之間也有可能出現(xiàn)接觸故障[12]。圖2（b）中在通孔注入導(dǎo)電材料時，可能會發(fā)生填充不完整的情況，此時在硅通孔（TSV）內(nèi)部造成空洞，影響信號的正常傳輸。

圖2 TSV失效原因

圖3所示有三種冗余結(jié)構(gòu)，圖3（a）單鏈方案[13]將所有硅通孔（TSV）通過多路選擇器（MUX）連接形成硅通孔（TSV）鏈，在一條鏈上只有一個冗余硅通孔（TSV），單鏈方案中容錯能力較差，單個鏈上只可以出現(xiàn)一個失效硅通孔（TSV）。為了提高良率，必須在鏈的長度上加以限制，最終得出為了達到90%以上的良率，需要限制單鏈的硅通孔（TSV）數(shù)目為50個。圖3（b）所示，分組內(nèi)冗余比率為4∶2，在300個硅通孔（TSV）的數(shù)目下，良率可以達到99.8%。替換方案不明確冗余硅通孔（TSV）的位置，當(dāng)分組內(nèi)出現(xiàn)失效時，使用相鄰的硅通孔（TSV）傳輸信號，雖然方案可以達到較高的良率，但是冗余比率較高，在硅通孔（TSV）間距為40 μm的情況下，冗余硅通孔（TSV）的開銷占用了0.3%，當(dāng)硅通孔（TSV）的數(shù)目上升時，相應(yīng)的冗余成本會漸漸升高。綁定過程出現(xiàn)問題十分容易造成硅通孔（TSV）失效呈現(xiàn)聚類分布，即失效硅通孔（TSV）并不是等概率分布在一個平面內(nèi)，圖3（c）中轉(zhuǎn)換器（Switch）的設(shè)計可以使信號的傳輸相互交叉而彼此不影響，轉(zhuǎn)換器（Switch）由三個多路選擇器組成，路由方案可以允許信號使用較遠的硅通孔（TSV）傳輸信號，文獻[14]在此基礎(chǔ)上又提出了相關(guān)算法解決信號傳輸方向問題。此外在文獻[15-17]同樣提出了不同的冗余方案。

2.2 針對綁定和硅通孔的良率分析

圖3 冗余方案

基于三維堆疊集成電路的良率模型十分復(fù)雜，這是由于復(fù)雜多變的工藝過程造成的。良率模型不僅需要考慮芯片的良率，還要考慮堆疊良率和封裝良率。3D集成出現(xiàn)了額外的制造步驟，譬如硅通孔（TSV）的形成和綁定，這些都是三維集成電路所獨有的。在文獻[6，10]中對3D良率模型進行了深入的探討，針對新型缺陷，在未考慮任何冗余方案的情況下，最終的良率可以如下表示：

Yield是指僅考慮綁定和硅通孔（TSV）損壞下的最終良率。Ybonding是一次綁定過程中的綁定良率，fTSV是單個硅通孔（TSV）失效的概率，NTSV是硅通孔（TSV）的數(shù)目，Ntier是綁定層數(shù)，在不考慮任何冗余方案的情況下，硅通孔（TSV）的良率是所有硅通孔（TSV）都完好的概率，考慮綁定過程的良率是綁定良率的層數(shù)減一次方。目前，還沒有一個準(zhǔn)確的綁定良率的準(zhǔn)確模型，通常被假定為一個常數(shù)，不同的制造工藝下以及不同的TSV的尺寸，單個TSV的失效率也不是一個固定的數(shù)值，目前還沒有一個準(zhǔn)確的失效數(shù)值，通常是將硅通孔（TSV）的失效率設(shè)在0.001%～0.01%之間。

圖4是未考慮冗余方案的良率示意圖，橫坐標(biāo)表示的是硅通孔（TSV）的總數(shù)，從1 000個到15 000個，基本滿足了基于NOC設(shè)計所需的硅通孔（TSV）數(shù)目，縱坐標(biāo)表示的是最終良率，為了對比不同數(shù)量和不同層數(shù)間的良率關(guān)系，單個硅通孔（TSV）的失效率設(shè)為0.001%和0.01%，層數(shù)分別為3，5，綁定良率假定為0.95，圖中不同曲線代表的是不同層數(shù)和不同的硅通孔（TSV）失效率下的最終良率。當(dāng)硅通孔（TSV）的失效率較低時，最終良率呈現(xiàn)較平緩的下降趨勢，而當(dāng)硅通孔（TSV）的失效率較高時，隨著層數(shù)和硅通孔（TSV）數(shù)目的增加，曲線下降明顯，當(dāng)TSV數(shù)目超過5 000個時，良率降為50%以下，當(dāng)硅通孔（TSV）數(shù)目為15 000個時，良率就只在13%～19%之間。即使單個硅通孔（TSV）的失效率較低，當(dāng)硅通孔（TSV）數(shù)目達到6 000個時，良率最終下降到80%以下。

圖4 未考慮冗余方案的良率圖

由于假定的綁定的芯片都是已知良好的，所以實際的良率可能會更低，單個硅通孔（TSV）的失效有可能會引起整個芯片無法正常工作，而丟棄堆疊芯片的成本是相當(dāng)高的，基于成本分析，通過冗余方案增加硅通孔提高良率是一項非常有效的方法。

3 基于鏈?zhǔn)降男盘栟D(zhuǎn)移冗余方案

3.1 基于鏈?zhǔn)降亩嗦啡哂喾桨?/p>

本文基于鏈?zhǔn)降脑O(shè)計，提出了將信號依序轉(zhuǎn)移至下一分組的冗余硅通孔方案。圖5所示為基于鏈?zhǔn)降男盘栟D(zhuǎn)移冗余方案，圖中所示連接兩層的是硅通孔，對所有硅通孔進行了分組，分為信號硅通孔組和冗余硅通孔組，在信號硅通孔組里每一個分組包括N個硅通孔，分組間通過N條信號線相連，冗余分組在分組的末端，如圖所示，分組中的硅通孔進行了排序，分別為1，2，…，N。分組內(nèi)的輸入信號可以通過分組間的連線傳遞到下一分組，并可以通過下一分組的任一硅通孔傳輸信號。

圖5 基于鏈?zhǔn)降男盘栟D(zhuǎn)移冗余方案

當(dāng)出現(xiàn)失效硅通孔時，輸入信號使用下一分組的信號硅通孔傳輸信號，而此時下一分組的硅通孔被占用，則下一分組被占用的輸入信號依次使用下一分組的信號硅通孔，直至冗余硅通孔。從失效硅通孔直至冗余硅通孔形成的信號轉(zhuǎn)移路徑，形成了一條信號鏈。

假設(shè)有M個分組，每一分組中的第1個硅通孔形成一條信號轉(zhuǎn)移鏈，稱之為1鏈，包含M個硅通孔，依次類推，每一分組的最后一個硅通孔形成N鏈，當(dāng)1鏈中的某個硅通孔出現(xiàn)失效時，將輸入信號轉(zhuǎn)移至下一分組的信號硅通孔傳輸，此時下一分組的1鏈中的硅通孔被上一分組的輸入信號占用，本該從這個硅通孔傳輸信號的輸入信號轉(zhuǎn)移到下一分組，直至最后一個輸入信號使用冗余分組中的硅通孔傳輸信號。

圖5中所示，當(dāng)1鏈中的第一個硅通孔出現(xiàn)失效時，in_1使用下一分組1鏈中的硅通孔傳輸信號，分組2的in_1由于初始硅通孔被前一分組占用，信號傳輸?shù)较乱环纸M的同一位置的硅通孔，依次轉(zhuǎn)移信號，直至最后一個in_1使用冗余硅通孔傳輸信號。當(dāng)1條鏈上出現(xiàn)兩個以上失效硅通孔時，由于一條鏈上只允許一個硅通孔發(fā)生故障問題，此時選擇從下一分組開始的第一條沒有失效硅通孔的鏈，即轉(zhuǎn)移至另一條鏈進行信號的依序轉(zhuǎn)移。冗余分組中有N個硅通孔，可以通過控制多路選擇器（MUX），達到修復(fù)N個以下的失效硅通孔的目的，當(dāng)失效硅通孔出現(xiàn)大于N的情況時，由于冗余分組只有N個硅通孔，所以無法完成容錯。

圖6所示是當(dāng)N=2時分組r和分組r+1的結(jié)構(gòu)示意圖，每個分組中有兩個硅通孔，當(dāng)分組r中的第一個硅通孔出現(xiàn)失效時，通過控制多路選擇器（MUX），使得信號從分組r+1的第一個硅通孔傳輸，如圖中紅色實線標(biāo)識，而原先需要從這傳輸?shù)男盘杽t順序轉(zhuǎn)移至下一分組的第一個硅通孔，直到這條鏈的最后一個輸入使用冗余硅通孔傳輸信號。

圖6 當(dāng)N=2時分組間結(jié)構(gòu)示意圖

從圖6中可以看出，在分組中由于多路選擇器（MUX）的作用，分組中一個輸入可以通過分組內(nèi)的所有TSV傳輸信號，也可以通過多路選擇器（MUX）的作用使信號轉(zhuǎn)移到下一分組。

3.2 修復(fù)過程

方案由M個分組構(gòu)成，每個分組包括N個硅通孔，分組中的硅通孔依序分為1，2，…，N，在最后一個分組之后是冗余硅通孔分組，分組中的硅通孔數(shù)目也為N。每個分組中的第一個硅通孔組成一條鏈，稱之為1鏈，每個分組中的第二個硅通孔也構(gòu)成一條鏈，稱之為2鏈，依次類推，最后一個硅通孔構(gòu)成的鏈稱之為N鏈。

在測試階段，對硅通孔進行信號測試，測試出所有失效硅通孔的位置，位置包括分組位置和組內(nèi)位置。分組位置是指失效硅通孔處于哪一個分組內(nèi)，組內(nèi)位置是指失效硅通孔在組內(nèi)的位置，一個分組包括N個硅通孔。

確定了失效硅通孔的位置后，根據(jù)失效硅通孔在分組鏈中的先后順序依次確定修復(fù)路徑，修復(fù)路徑是指為了實現(xiàn)信號的正常傳輸信號依次使用相鄰分組的硅通孔傳輸信號而從失效硅通孔到冗余硅通孔形成的一條鏈，由于方案只有N條鏈，所以最終的修復(fù)路徑最多只有N個，即容錯能力只有N，本方案的修復(fù)原則是從失效硅通孔的下一分組尋找第一條不含失效硅通孔的鏈進行信號的傳輸，直至最后一個冗余分組的冗余硅通孔，依序使每一個失效硅通孔都可以有一條鏈進行信號的傳輸，當(dāng)失效硅通孔的數(shù)目超過N時，本方案無法完成容錯。

圖7所示為修復(fù)過程，黑色矩形代表的是信號硅通孔，白色矩形代表的是冗余硅通孔，用M表示分組，N表示分組內(nèi)硅通孔，M1表示第一個分組，N1表示第一個硅通孔，依次類推。圖示利用當(dāng)M和N均為4時闡述兩種失效硅通孔分布情況下的修復(fù)過程，利用矩陣來表示失效硅通孔的分布情況，M為行數(shù)，N為列數(shù)。在情況1下，A11，A22，A33，A44分別出現(xiàn)了失效硅通孔，當(dāng)A11出現(xiàn)失效時，從下一分組找到1鏈中不含失效硅通孔，所以本應(yīng)從A11傳輸?shù)男盘枏腁21傳輸，依序使用下一分組的1鏈中的硅通孔傳輸信號，直至冗余硅通孔，如圖中黑色虛線所示，所有失效硅通孔可以利用矩陣如圖所示，A11利用1鏈順序轉(zhuǎn)移信號，A22利用2鏈順序轉(zhuǎn)移信號，A33利用3鏈順序轉(zhuǎn)移信號，A44利用4鏈順序轉(zhuǎn)移信號。在情況2下，A11，A21，A22，A23出現(xiàn)了失效硅通孔，由于A21是失效硅通孔，所以A11不能使用1鏈順序轉(zhuǎn)移信號，可以得到4鏈?zhǔn)堑谝粋€不含失效硅通孔的鏈，所以本應(yīng)在A11傳輸?shù)男盘柪肁24傳輸信號，順序利用4鏈中的硅通孔順序轉(zhuǎn)移信號。A21利用1鏈順序轉(zhuǎn)移信號，A22利用2鏈順序轉(zhuǎn)移信號，A23利用3鏈順序轉(zhuǎn)移信號。可以看出當(dāng)失效硅通孔超過4個時，本方案無法完成容錯。

4 實驗結(jié)果與分析

圖7 修復(fù)過程

本文提出的容錯方法是基于鏈?zhǔn)降男盘栟D(zhuǎn)移方法，在設(shè)計中就需要確定N，在實際的設(shè)計中，硅通孔通常是以網(wǎng)格的形式分布在功能塊之間的空白區(qū)域，從而形成了塊狀分布，塊中硅通孔的數(shù)目通常不會很大，為了確定N，硅通孔的數(shù)目在1 000～15 000之間變化。

4.1 良率比較

在良率模型中可以建立概率模型分析出現(xiàn)n個失效硅通孔的概率，n個失效硅通孔可以由二項分布得到，基于單個硅通孔的失效率，計算出現(xiàn)n個失效硅通孔的概率。

N代表的是硅通孔的總數(shù)，n是出現(xiàn)失效硅通孔的數(shù)目，fTSV是單個硅通孔的失效率，出現(xiàn)n個失效硅通孔的概率可以由公式（2）得到。公式（3）表示的是出現(xiàn)n個以及n個以下失效硅通孔的概率。

單個硅通孔的失效率假設(shè)為0.01%，將Totalfault_TSV=n大于99.9%下的失效硅通孔的數(shù)目，定義為最大失效數(shù)，得到的最大硅通孔失效數(shù)目如圖8所示，橫坐標(biāo)表示的是硅通孔的總數(shù)，當(dāng)數(shù)目達到12 000個時，出現(xiàn)6個以下失效硅通孔的概率為99.97%，即當(dāng)一個塊中的硅通孔數(shù)目達到12 000個時，出現(xiàn)6個以下失效硅通孔的概率高于99.9%，可以看出出現(xiàn)高于6個失效硅通孔的概率僅在0.03%以下。當(dāng)一個塊中的TSV數(shù)目為1 000個時，出現(xiàn)2個以下失效硅通孔的概率多于99.9%，本方案的N為2，此時只需要增加兩個冗余硅通孔。由于硅通孔占的面積要遠高于其他部件，過多增加冗余硅通孔會增加不必要的成本。

Precovery_TSV代表的是修復(fù)率，在本方案中失效硅通孔小于N的情況可以達到100%的修復(fù)率，乘以出現(xiàn)n個失效硅通孔的概率可以得到本方案的最終良率。當(dāng)硅通孔的數(shù)目為1 000時，最大失效數(shù)為2，出現(xiàn)0個失效硅通孔的概率為90.483%，出現(xiàn)1個失效硅通孔的概率為9.049%，出現(xiàn)2個失效硅通孔的概率為0.452%，修復(fù)率為99.984%。

圖8 最大失效數(shù)

在文獻[13]中為了提高方案的良率，必須對分組當(dāng)中的硅通孔的數(shù)目進行一定程度的限制，在實際的硅通孔塊中如果硅通孔的數(shù)目較高時就必須進行分組的劃分，為了達到較高的良率，最終確定分組中硅通孔數(shù)目為50個時較為合適，為了對良率進行完整的比較，單鏈方案中分組硅通孔數(shù)目在這里分別取50個和200個。

圖9所示橫坐標(biāo)代表的是硅通孔的數(shù)目，縱坐標(biāo)代表的是良率，隨著數(shù)目的增加，良率都呈現(xiàn)下降的趨勢，而本方案隨著硅通孔數(shù)目的增加良率仍然可以維持一個較高的數(shù)值，從圖9中的比較可以看出本方案相對分組中硅通孔數(shù)目分別為50個和200個的單鏈方案在良率上有著較大的提升，當(dāng)TSV的數(shù)目達到15 000個時，良率相較50個和200個的單鏈方案有著0.36%和1.44%的提升，而相對于沒有采取任何冗余方案的良率有著高達77.7%的提升。

圖9 良率比較

表1 硬件成本對比

4.2 面積成本

為了實現(xiàn)冗余方案，帶來了額外的硬件成本，不同冗余方案的冗余比率不同，在這里的面積成本主要分為兩類，一類是冗余硅通孔帶來的面積成本，另一類是多路選擇器（MUX）帶來的面積成本。為了對比詳細的成本，假定信號硅通孔的數(shù)目為5 000個，從表1中可以看出各開銷對比。表中所示數(shù)據(jù)單位為個，第二行為冗余硅通孔個數(shù)，單鏈方案分組中的硅通孔數(shù)目分別取50個和200個。從表中可以看出本文方案在冗余TSV數(shù)目上遠低于其他方案，由于本方案使用了多路選擇器（MUX）進行信號的轉(zhuǎn)移，所以多路選擇器（MUX）的成本也相對較大。由于硅通孔的面積遠高于其他電路，所以這種代價是可接受的。

電路面積依據(jù)標(biāo)準(zhǔn)單元庫，并查找工藝庫中對應(yīng)單元的面積參數(shù)，綜合得到各方案的面積開銷。在90 nm工藝下，硅通孔的面積取10 μm×10 μm，在這里不考慮耦合帶來的信號完整性問題，由于單鏈方案需要考慮分組數(shù)來提高良率，所以限制分組數(shù)會提高冗余硅通孔的數(shù)目。圖10所示，橫軸代表的是硅通孔的數(shù)目，分別取1 000個，5 000個，10 000個?？v軸代表面積成本，分為四種方案比較，文獻[14]的網(wǎng)格按（16×16）∶32的比例，16×16是指硅通孔呈16行16列分布，32代表的是冗余硅通孔的數(shù)目。從圖中可以看出文獻[14]的面積成本較大，這是因為在轉(zhuǎn)換器（Switch）中有三個多路選擇器（MUX）組成，一個信號通過一個多路選擇器（MUX）控制信號方向，冗余比率也較其他方案較高，以（N×N）∶2N為例，冗余比率為2N/N2，可以看出相應(yīng)的面積成本會高于其他方案。本方案和分組數(shù)為200的單鏈方案相比開銷較大，這是因為分組數(shù)較高的話，冗余硅通孔數(shù)目會顯著降低，降低了面積成本，但是最終良率會降低，文獻[11]的冗余硅通孔數(shù)目相較其他方案較高，面積成本也較高。

圖10 面積成本

5 總結(jié)

本文提出了一種基于鏈?zhǔn)降霓D(zhuǎn)移信號容錯方案，根據(jù)不同硅通孔數(shù)目帶來的最大失效數(shù)確定冗余硅通孔的數(shù)目，以此提高最終的良率。經(jīng)過對多路選擇器（MUX）的配置，在假設(shè)單個硅通孔失效率為0.01%的前提下，方案可以保證容錯率達到99.9%以上，但是使用相鄰分組硅通孔傳輸信號帶來了相應(yīng)的延遲開銷。

[1]童志義.3DIC集成與硅通孔（TSV）互連[J].電子工業(yè)專用設(shè)備，2009，38（3）：27-34.

[2]Cassidy C，Kraft J，Carniello S，et al.Through silicon via reliability[J].IEEE Transactions on Device and Materials Reliability，2012，12（2）：285-295.

[3]王偉，張歡，方芳，等.2TF：一種協(xié)同考慮過硅通孔和熱量的三維芯片布圖規(guī)劃算法[J].電子學(xué)報，2012，40（5）：971-976.

[4]余慧，吳昊，陳更生，等.一種堆疊式3DIC的最小邊界熱分析方法[J].電子學(xué)報，2012，40（5）：865-870.

[5]Chen P Y，Wu C W，Kwai D M.On-chip testing of blind and open-sleeve TSVs for 3D IC before bonding[C]//2010 28th VLSI Test Symposium（VTS），2010：263-268.

[6]鄧丹，吳豐順，周龍早，等.3D封裝及其最新研究進展[J].微納電子技術(shù)，2010，47（7）：443-450.

[7]Garrou P，Bower C，Ramm P.Handbook of 3D integration：volume 1-technology and applications of 3D integrated circuits[M].[S.l.]：Wiley，2011.

[8]Marinissen E J，Zorian Y.Testing 3D chips containing through-silicon vias[C]//International Test Conference，2009：1-11.

[9]Xu Qiang，Jiang Li，Li Huiyun，et al.Yield enhancement for 3D-stacked ICs：recent advances and challenges[C]//2012 17th Asia and South Pacific Design Automation Conference（ASP-DAC），2012：731-737.

[10]Lung Chiaoling，Chien Juihung，Shi Yiyu，et al.TSV fault-tolerant mechanisms with application to 3D clock networks[C]//2011 International SoC Design Conference（ISOCC），2011：127-130.

[11]Kang U，Chung H J，Heo S，et al.8Gb 3D DDR3 DRAM using through-silicon-via technology[C]//IEEE International Solid-State Circuits Conference-Digest of Technical Papers，2009：130-131.

[12]Chew P C，Li L，Xue J，et al.Through Silicon Via（TSV）redundancy-a high reliability，networking product perspective[C]//2012 14th International Conference on Electronic Materials and Packaging（EMAP），2012：1-5.

[13]Hsieh A C，Hwang T T.TSV redundancy：architecture and design issues in 3-D IC[J].IEEE Transactions on Very Large Scale Integration（VLSI）Systems，2012，20（4）：711-722.

[14]Jiang Li，Xu Qiang，Eklow B.On effective TSV repair for 3D-stacked ICs[C]//Design，Automation&Test in Europe Conference&Exhibition（DATE），2012：793-798.

[15]Laisne M，A rabi K，Petrov T.Systems and methods utilizing redundancy in semiconductor chip interconnects：US，Patent Application 12/480，754[P].2009-06-09.

[16]Huang T C.High-performance built-in self-routing for through-silicon vias[J].Electronics Letters，2012，48（9）：480-482.

[17]王偉，董福弟，方芳，等.一種多鏈?zhǔn)浇Y(jié)構(gòu)的3D-SIC過硅通孔（TSV）容錯方案[J].計算機工程與應(yīng)用，2012，48（20）：75-80.

WANG Wei1，2,ZHANG Huan1，2,FANG Fang1,CHEN Tian1，2,LIU Jun1，2,WANG Xium in1

1.Hefei University of Technology, Hefei 230009, China
2.Anhui Province Key Laboratory of Affective Computing and Advanced Intelligent Machine, Hefei 230009, China

Three-Dimensional Integrated Circuits（3D IC）have brought many benefits, such as high-bandwidth, low-power,and small form-factor. Three-Dimensional（3D）integration based on Through-Silicon-Via（TSV）is rapidly adopted in industry. However, manufacturing processes for TSVs introduce new failure mechanisms. A defective TSV can fail the entire chip, this can severely increase the cost. Adding redundant TSVs to repair faulty ones is probably the most effective method to enhance yield, but it increases the cost of area. This paper presents a signal shift redundant TSVs scheme based on chain design, the input transfers signal by selecting signal TSVs from the next group. Based on probabilistic model, the proposed structure can achieve 99% yield, at the same time, it can reduce the number of redundant TSVs.

Three-Dimensional Integrated Circuits（3D IC）; through-silicon-via; fault-tolerant

WANG Wei, ZHANG Huan, FANG Fang, et al. Redundant TSV scheme using signal shifting based on chain design.Computer Engineering and Applications, 2014, 50（17）：34-39.

A

TP391.7

10.3778/j.issn.1002-8331.1310-0108

國家自然科學(xué)基金（No.61106037，No.61204046，No.61306049）；國家高技術(shù)研究發(fā)展計劃（863）（No.2012AA 011103）；安徽省科技攻關(guān)項目資助（No.1206c0805039）；中央高?；究蒲袠I(yè)務(wù)費專項資金資助。

王偉（1979—），男，博士，副教授，研究領(lǐng)域為微系統(tǒng)、嵌入式系統(tǒng)、低功耗技術(shù)等；張歡（1988—），男，碩士，研究領(lǐng)域為三維集成電路容錯技術(shù)、3D芯片結(jié)構(gòu)與設(shè)計方法；方芳（1979—），女，博士，副教授，主要研究方向為NOC測試調(diào)度、低功耗測試技術(shù)；陳田（1974—），女，博士，副教授，主要研究方向為低功耗測試技術(shù)、測試數(shù)據(jù)壓縮技術(shù)；劉軍（1978—），男，博士，副教授，主要研究方向為內(nèi)建自測試、測試數(shù)據(jù)壓縮；汪秀敏（1984—），女，博士，講師，主要研究方向為無線網(wǎng)絡(luò)、網(wǎng)絡(luò)編碼、分布式存儲。E-mail：happyzhang5023@163.com

2013-10-14

2014-01-16

1002-8331（2014）17-0034-06

CNKI網(wǎng)絡(luò)優(yōu)先出版：2014-03-12,http://www.cnki.net/kcms/doi/10.3778/j.issn.1002-8331.1310-0108.htm l