周殿鳳?康素成

摘要：基于VHDL語言及應(yīng)用的特點(diǎn)，探討了項(xiàng)目化教學(xué)的具體實(shí)施方法。通過有趣的項(xiàng)目激發(fā)學(xué)生學(xué)習(xí)興趣，引導(dǎo)學(xué)生一步步適應(yīng)和喜歡項(xiàng)目化教學(xué)，提高了教學(xué)效果，培養(yǎng)了學(xué)生的設(shè)計(jì)能力和創(chuàng)造能力，做到了因材施教，為學(xué)生從高校到企業(yè)的零距離轉(zhuǎn)變奠定了基礎(chǔ)。

關(guān)鍵詞：VHDL；教學(xué)改革；項(xiàng)目化教學(xué)

作者簡介：周殿鳳（1978-），女，江蘇寶應(yīng)人，鹽城師范學(xué)院物理科學(xué)與電子技術(shù)學(xué)院，講師；康素成（1966-），男，江蘇濱海人，鹽城師范學(xué)院物理科學(xué)與電子技術(shù)學(xué)院，副教授。（江蘇 鹽城 224002）

基金項(xiàng)目：本文系鹽城師范學(xué)院高校發(fā)展研究項(xiàng)目（項(xiàng)目編號：13YCFZ006）的研究成果。

中圖分類號：G642 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-0079（2014）09-0111-02

VHDL語言及應(yīng)用是電子信息工程專業(yè)的一門重要的技術(shù)類應(yīng)用型課程，主要講解VHDL語言以及它的應(yīng)用。但在多年的教學(xué)實(shí)踐中，筆者發(fā)現(xiàn)要想讓學(xué)生在短時間內(nèi)接受大量的語法知識，學(xué)生很難充分理解與掌握，這樣在隨后的編程過程中非常容易犯錯，并感覺難以入手，更不用說形成良好的編程習(xí)慣和程序風(fēng)格。[1]大多數(shù)大學(xué)生畢業(yè)后或許精通C語言，可是由于各方面的原因，精通VHDL語言的少之又少，但是企業(yè)單位對此方面的人才的需求卻越來越多，筆者出于對VHDL語言的摯愛及多年教學(xué)經(jīng)驗(yàn)，探索了該課程項(xiàng)目化教學(xué)的具體實(shí)施方法。

一、改變傳統(tǒng)教學(xué)方法

VHDL語言及應(yīng)用這門課程的終極目標(biāo)是使學(xué)生掌握VHDL語言并能用之進(jìn)行相關(guān)的電子設(shè)計(jì)。如果教師將大量的時間用于講解枯澀的語法、語句、復(fù)雜的算法，學(xué)生在學(xué)習(xí)時也不知它們有何用途，學(xué)、用脫節(jié)，只是為學(xué)而學(xué)，不能激發(fā)學(xué)生學(xué)習(xí)和應(yīng)用知識的興趣和積極性，效果很差，[2]因此教師不能按部就班地講解知識。教師可以通過多個實(shí)例講解語法，效果會好得多。這就要求老師上課全部現(xiàn)場編寫程序，并且故意犯一些學(xué)生經(jīng)常犯的錯誤，編程中的錯誤基本上都是語法和語句使用不當(dāng)引起的，教師恰好可以利用這些錯誤來講解語法、語句。這門課程的硬件基礎(chǔ)是FPGA和CPLD芯片，CPLD/FPGA內(nèi)部沒有CPU，只需要用1課時簡單講解即可，并不需要詳細(xì)分析。因?yàn)閷τ谠O(shè)計(jì)者而言只要會用這些芯片即可，而且CPLD/FPGA芯片本身就像一張白紙，只要學(xué)生的單片機(jī)和硬件描述語言足夠好，學(xué)生就可以任意發(fā)揮，所以本課程的關(guān)鍵還是掌握VHDL語言本身。

二、理論教學(xué)環(huán)節(jié)的項(xiàng)目化實(shí)施

1.通過最簡單的例子引導(dǎo)學(xué)生入門

以二極管閃爍為例，分成幾個層次，一步一步引導(dǎo)學(xué)生入門。

先問學(xué)生：如何讓一個二極管亮？學(xué)生學(xué)過數(shù)字電路，知道當(dāng)二極管的陽極為高電平且陰極為低電平時二極管亮。然后講解在VHDL語言里是如何實(shí)現(xiàn)的，接著現(xiàn)場編寫程序，最后下載到開發(fā)板上并且演示。

接著問：如何讓二極管閃爍呢？當(dāng)陰極接地且陽極的高、低電平等間隔出現(xiàn)時二極管閃爍，在VHDL里如何實(shí)現(xiàn)呢？在剛才程序里稍作修改即可，同樣要演示給學(xué)生看，并可順勢講一點(diǎn)這個程序里出現(xiàn)的語法和學(xué)習(xí)VHDL語言的一些注意事項(xiàng)，如工程名、頂層文件名和實(shí)體名要一致，命名時字母的大小寫沒有區(qū)別等。做到在不知不覺中自然而然地講解語法知識，學(xué)生記得也牢固。[2]

為了讓學(xué)生語法學(xué)得更扎實(shí)，所有程序教師都隨堂編寫，一邊編程序一邊講解語法語句，還可以插入算法的講解。經(jīng)過實(shí)踐，筆者發(fā)現(xiàn)現(xiàn)場編程的講解方法可以讓學(xué)生較好地記住一些難以理解的語法、詞法和算法。

2.設(shè)計(jì)巧妙的項(xiàng)目引導(dǎo)學(xué)生深入學(xué)習(xí)

在開展項(xiàng)目化教學(xué)時，項(xiàng)目的設(shè)計(jì)非常關(guān)鍵，設(shè)計(jì)的好壞直接影響教學(xué)效果。項(xiàng)目設(shè)計(jì)應(yīng)遵循如下原則：一是圍繞課程的重點(diǎn)展開，項(xiàng)目內(nèi)容應(yīng)覆蓋基本的教學(xué)知識點(diǎn)。二是為了調(diào)動學(xué)生的積極性，應(yīng)盡量選擇學(xué)生感興趣的項(xiàng)目。三是難度適中，項(xiàng)目過于簡單，學(xué)生會很快完成，達(dá)不到思考的效果；太難，支撐的理論知識就會過多，教學(xué)組織比較困難，不能達(dá)到預(yù)期的教學(xué)效果。VHDL語言及應(yīng)用共48課時，其中12節(jié)為實(shí)驗(yàn)課，理論學(xué)時只有36課時，需要用4課時按照傳統(tǒng)的教學(xué)方式講解一些在項(xiàng)目中不好講解的知識，如CPLD/FPGA的硬件知識、VHDL語言的部分語法等，故選擇9個小項(xiàng)目講解各種知識。

在9個項(xiàng)目講解的過程中，還要教會學(xué)生如何閱讀英文datasheets。在進(jìn)行真正的項(xiàng)目設(shè)計(jì)時，必定要用到不少陌生的芯片，要想會用這些芯片，必須看它們的datasheets。datasheets總是長達(dá)幾十頁，學(xué)生不容易看懂，需要教師引導(dǎo)他們?nèi)绾巫プ∑渲械闹攸c(diǎn)，快速準(zhǔn)確閱讀。

在項(xiàng)目的講解和設(shè)計(jì)后期，教師作為領(lǐng)隊(duì)將學(xué)生分成小組學(xué)習(xí)，分組合作的學(xué)習(xí)方法激發(fā)了學(xué)生學(xué)習(xí)的動力，增強(qiáng)了各成員的責(zé)任感?；ハ嘀g積極配合、互動，培養(yǎng)學(xué)生多角度、多渠道獲得信息，有利于促進(jìn)學(xué)生發(fā)展，完善自我，也將學(xué)生評價(jià)變成了主動參與、自我反思、自我教育的過程。[3]

三、實(shí)踐教學(xué)環(huán)節(jié)的項(xiàng)目化改革

1.布置型教學(xué)改為開放式教學(xué)

傳統(tǒng)的實(shí)驗(yàn)教學(xué)是教師講解實(shí)驗(yàn)原理，然后演示一下實(shí)驗(yàn)，學(xué)生只需按實(shí)驗(yàn)講義中的步驟進(jìn)行，“依葫蘆畫瓢”，通過反復(fù)訓(xùn)練讓學(xué)生形成一定的基本技能。這種實(shí)驗(yàn)教學(xué)模式，學(xué)生動手機(jī)會少，不能自主學(xué)習(xí)，不利于個性發(fā)展，阻礙了學(xué)生的學(xué)習(xí)積極性、主動性、創(chuàng)造性以及現(xiàn)代科學(xué)思維方式的形成。[4]學(xué)生進(jìn)入實(shí)驗(yàn)室后，教師可以提供大量實(shí)驗(yàn)，讓學(xué)生根據(jù)各自興趣選擇想做的實(shí)驗(yàn)。也可以由學(xué)生根據(jù)教學(xué)要求自己擬定實(shí)驗(yàn)內(nèi)容，教師加以適當(dāng)指導(dǎo)，減少實(shí)驗(yàn)的盲目性，使學(xué)生真正參與到實(shí)驗(yàn)中來，提高實(shí)驗(yàn)教學(xué)效果，培養(yǎng)學(xué)生的動手能力和創(chuàng)新思維能力。

學(xué)生的實(shí)驗(yàn)成績采取過程記錄法，教師為每一位學(xué)生準(zhǔn)備一張記錄卡，實(shí)時記錄學(xué)生的實(shí)驗(yàn)情況。

2.統(tǒng)一實(shí)驗(yàn)變?yōu)閷哟位瘜?shí)驗(yàn)

另外傳統(tǒng)的實(shí)驗(yàn)教學(xué)中，所有學(xué)生做的實(shí)驗(yàn)是一樣的。實(shí)際上學(xué)生到了大三，基礎(chǔ)已各不相同，可以根據(jù)學(xué)生的基礎(chǔ)采取層次化實(shí)驗(yàn)教學(xué)。教師可以根據(jù)學(xué)生的具體情況將一個班分為4組，假設(shè)1組的學(xué)生基礎(chǔ)最好，2組次之，4組最差；每組的學(xué)生人數(shù)可以不一樣多，該課程成績想得優(yōu)秀的學(xué)生必須選擇1組或2組。針對4組學(xué)生要求教師準(zhǔn)備4套實(shí)驗(yàn)內(nèi)容供學(xué)生選擇，每組的要求不一樣，具體安排如表2所示。因?yàn)辂}城師范學(xué)院要求一次實(shí)驗(yàn)為25人左右（半個班級），所以教師需要同時指導(dǎo)2組學(xué)生，實(shí)際操作時可以1組和4組一起做實(shí)驗(yàn)，2組和3組一起做實(shí)驗(yàn)。如果教師愿意加班，第一次實(shí)驗(yàn)可以只輔導(dǎo)一組學(xué)生，第二次及以后就可以2個組同時做實(shí)驗(yàn)，交叉輔導(dǎo)了。

對于基礎(chǔ)較差的第4組同學(xué)，實(shí)驗(yàn)難度不宜太大，要留給學(xué)生一定的思考空間。同樣是設(shè)計(jì)性實(shí)驗(yàn)，不同組別的具體內(nèi)容也可以不同，1組難度加大，而4組則簡單一些。如此訓(xùn)練下來，學(xué)生各有所得，不管基礎(chǔ)好壞，總能學(xué)到一定的知識，甚至有助于基礎(chǔ)差的學(xué)生學(xué)到更多的知識。

四、考核方式改革

項(xiàng)目化教學(xué)需要改變傳統(tǒng)教學(xué)中一張?jiān)嚲矶ǔ煽兊目己宿k法，[5]學(xué)生成績主要由項(xiàng)目的設(shè)計(jì)決定，要注意到學(xué)生的設(shè)計(jì)思路。理論知識學(xué)完后教師可以選擇幾個綜合性項(xiàng)目，學(xué)生從中任選一個進(jìn)行設(shè)計(jì)，這樣可以培養(yǎng)學(xué)生發(fā)現(xiàn)問題和解決問題的能力，也可提高其設(shè)計(jì)能力。

五、小結(jié)

本文根據(jù)VHDL語言及應(yīng)用的特點(diǎn)，探索了適于它的項(xiàng)目化教學(xué)。通過項(xiàng)目化教學(xué)，廢除注入式教學(xué)方法，建立以學(xué)生為本，教師啟發(fā)引導(dǎo)的教學(xué)方法。通過一個個項(xiàng)目和層次化實(shí)驗(yàn)，學(xué)生不僅可以熟悉VHDL語言的基本語法和常用語句，還對硬件描述語言的本質(zhì)有了深刻的認(rèn)識，對所設(shè)計(jì)的電路有深刻理解，在此基礎(chǔ)上才能更好地使用VHDL語言進(jìn)行電路設(shè)計(jì)。通過多個項(xiàng)目的訓(xùn)練，學(xué)生的設(shè)計(jì)能力、創(chuàng)造能力和團(tuán)隊(duì)合作能力都可以得到很大提高，因此說項(xiàng)目化教學(xué)是應(yīng)用性強(qiáng)的課程的首選教學(xué)方法。

參考文獻(xiàn)：

[1]胡小玲，翟秀艷，袁穎.VHDL的模塊化教學(xué)方法反思與總結(jié)[J].中國電力教育，2013，29（2）：112-113.

[2]周殿鳳.片上可編程系統(tǒng)項(xiàng)目化教學(xué)探討[J].輕工科技，2013，

15（5）：190-191.

[3]姚培.教師在理實(shí)一體化教學(xué)學(xué)生評價(jià)中的角色研究[J].中國電力教育，2013，29（25）：180-181.

[4]張乃群，龐發(fā)虎，李運(yùn)賢.分層次開放性實(shí)驗(yàn)教學(xué)模式探索[J].南陽師范學(xué)院學(xué)報(bào)，2009，8（6）：105-108.

[5]陸黎.大學(xué)計(jì)算機(jī)應(yīng)用基礎(chǔ)項(xiàng)目化教學(xué)改革的探索與實(shí)踐[J].計(jì)算機(jī)時代，2010，29（11）：62-64.

（責(zé)任編輯：王意琴）