屠莉敏，何 穎，易 峰

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

一種高電源抑制比的帶隙基準(zhǔn)電壓源的設(shè)計(jì)

屠莉敏，何 穎，易 峰

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

提出一種采用BiCMOS工藝的低功耗、高電源抑制比、低溫度系數(shù)的帶隙基準(zhǔn)電壓源（BGR）設(shè)計(jì)。該模塊基本原理是利用具有正溫度系數(shù)的熱電壓VT和具有負(fù)溫度系數(shù)的雙極型晶體管VBE疊加產(chǎn)生與溫度和電源電壓無(wú)關(guān)的基準(zhǔn)電壓VREF。該設(shè)計(jì)中帶隙基準(zhǔn)電壓在25 ℃時(shí)，為1.242 V左右。溫度從-40~120 ℃變化時(shí)，帶隙基準(zhǔn)電壓變化10 mV，可以計(jì)算出溫度系數(shù)為60×10-6℃-1。

帶隙基準(zhǔn)源；與絕對(duì)溫度成正比；電源抑制比；低溫度系數(shù)

1 引言

基準(zhǔn)電壓源是模擬電路（混合信號(hào)電路）設(shè)計(jì)中廣泛采用的一個(gè)關(guān)鍵模塊。所謂基準(zhǔn)電壓源就是能提供高精度和高穩(wěn)定度基準(zhǔn)量的電源，這種基準(zhǔn)源與電源、工藝參數(shù)和溫度的關(guān)系很小，但是它的溫度穩(wěn)定性以及抗噪性能影響著整個(gè)電路系統(tǒng)的精度和性能。本文的目的便是設(shè)計(jì)一種高精度帶隙基準(zhǔn)電壓源，可以為DC/DC電源芯片提供所需的穩(wěn)壓輸出。

本文首先介紹了基準(zhǔn)電壓源的基本原理，然后介紹了本文的電路結(jié)構(gòu)，最后應(yīng)用HSPICE仿真工具對(duì)本文中設(shè)計(jì)的帶隙基準(zhǔn)電壓源電路及其附屬的過(guò)溫保護(hù)電路進(jìn)行了完整模擬仿真并分析了結(jié)果。

2 帶隙基準(zhǔn)基本原理

雙極晶體管的基極發(fā)射極電壓VBE，或者說(shuō)PN結(jié)雙極管的正向電壓，具有負(fù)溫度系數(shù)，約為-2.2 mV·K-1。另一方面，在1964年人們認(rèn)識(shí)到如果兩個(gè)雙極晶體管工作在不相等的電流密度下，那么其基極發(fā)射極電壓的差值就與絕對(duì)溫度成正比[3]，如圖1。

VT的溫度系數(shù)大約為0.087 mV·K-1，式（1）中的N是Q2、Q1的放射極面積之比。

通過(guò)選擇合適的K值可使VBE與VT的溫度系數(shù)相抵消，從而使VREF在理論上成為溫度系數(shù)為0的基準(zhǔn)電壓。

圖1 簡(jiǎn)單帶隙基準(zhǔn)源

3 電路結(jié)構(gòu)

該模塊用來(lái)產(chǎn)生帶隙基準(zhǔn)電壓（1.24 V）以及其他一些偏置電壓。其基本原理是利用具有正溫度系數(shù)的熱電壓VT和具有負(fù)溫度系數(shù)的雙極型晶體管VBE疊加產(chǎn)生與溫度和電源電壓無(wú)關(guān)的基準(zhǔn)電壓VREF。

3.1模塊輸入/輸出信號(hào)功能描述

帶隙基準(zhǔn)模塊的symbol如圖2所示。其輸入/輸出信號(hào)功能如表1所示。

圖2 帶隙基準(zhǔn)模塊的symbol

3.2模塊的電路圖

帶隙基準(zhǔn)的電路如圖3所示，左邊部分為帶隙的核心電路，中間部分為帶隙的子電路，右邊部分為帶隙基準(zhǔn)的偏置電路。

帶隙基準(zhǔn)的核心電路如圖4所示。其基本利用熱電壓VT的正溫度系數(shù)與雙極型晶體管VBE的負(fù)溫度系數(shù)相互抵消，以減小溫度漂移。由晶體管的原理可知：

當(dāng)Ie_Q548=Ie_Q547時(shí)，電路處于平衡狀態(tài)，在該電路中AQ548=8AQ547。因此：

表1 帶隙基準(zhǔn)模塊輸入/輸出信號(hào)功能描述

圖3 帶隙基準(zhǔn)電路圖

即平衡狀態(tài)下，電阻RES2167兩端的電壓為VTln8。因此：

電阻RES00是一個(gè)比例電阻串，用來(lái)調(diào)節(jié)帶隙基準(zhǔn)電壓的正溫度系數(shù)部分，對(duì)帶隙基準(zhǔn)電壓進(jìn)行微調(diào)。

圖4 帶隙基準(zhǔn)核心部分

4 仿真結(jié)果

帶隙基準(zhǔn)的仿真電路如圖5所示。PAD6~PAD10為用來(lái)trim的引腳。

圖5 帶隙基準(zhǔn)仿真電路

4.1帶隙基準(zhǔn)電壓輸出特性曲線

帶隙基準(zhǔn)電壓輸出特性曲線如圖6所示。在電源電壓VDD為3.5 V時(shí)，帶隙基準(zhǔn)啟動(dòng)。帶隙電壓為1.242 V。

圖6 帶隙基準(zhǔn)電壓輸出特性曲線

4.2帶隙基準(zhǔn)隨溫度變化的曲線

帶隙基準(zhǔn)隨溫度變化的曲線如圖7所示。本設(shè)計(jì)中帶隙基準(zhǔn)電壓在25 ℃時(shí)，為1.242 V左右。溫度從-40~120 ℃變化時(shí)，帶隙基準(zhǔn)電壓變化10 mV，可以計(jì)算出溫度系數(shù)為60×10-6℃-1。

圖7 帶隙基準(zhǔn)隨溫度變化的曲線

5 結(jié)束語(yǔ)

在對(duì)傳統(tǒng)帶隙基準(zhǔn)源電路進(jìn)行分析和總結(jié)的基礎(chǔ)上，本文提出的新型帶隙基準(zhǔn)源電路由以上仿真結(jié)果驗(yàn)證，該設(shè)計(jì)在滿足高電源抑制比的同時(shí)也能有非常好的溫度特性。

[1] Gerard C MMeijer, GuiJie Wang, Fabiano Fruett. Temperature Sensors and Voltage References Implemented in CMOS Technology [J]. IEEE Sensor Journal, 2001, 1（3）: 225-234.

[2] Gray P R, Meyer R G. Analysis and Design of Analog Integrated Circuits [C]. 4th New York（NY USA）: John Wiley &Sons, 2001.299-327

[3] 畢查德·拉扎維. 模擬CMOS集成電路設(shè)計(jì)[M]. 西安：西安交通大學(xué)出版社，2003. 318-319.

[4] You F, Embabi S H K, Duque-Carrillo J F, Sanchez-Sinencio E. An Improved Tail Current Soure For Low Voltage Application [J]. IEEE J Solid-State Circuits, 1997, 32（8）: 573-583.

[5] Vincence V C, Galup-Montoro C, Schneider M C. A High Swing MOS Cascode Bias Circuit [J]. IEEE Transactions on Circuits and Systems, 2000, 47（11）.

[6] Tham K, Nagaraj K. A low supply voltage high PSRR voltage reference in CMOS process [J]. IEEE Solid-State Circuitd, 1995, 30（5）: 586-590.

Design of a High PSRR Bandgap Voltage Reference

TU Limin, HE Ying, YI Feng
（China Electronics Technology Group Corporation No.58Research Institute,Wuxi214035,China）

A high PSRR and low temperature coeff i cient BiCMOS bandgap reference was presented. In the design, the cascade current mirror is used in the circuit, and the output of the OPAMP is used for the bias of itself and to drive the next stage, in the same time PTAT temperature compensate is carried out. In the design of the paper, the output voltage is 1.242 V, while the temperature is 25 ℃. With the temperature range of -40~120℃, the bandgap reference voltage difference is 10 mV, which demonstrates the 60×10-6℃-1temperature ratio.

bandgap voltage reference; proportional to absolute temperature; power supply rejection rate; low temperature coeff i cient

TN402

A

1681-1070（2014）11-0031-03

屠莉敏（1966—），女，江蘇常州人，工程師，目前在中國(guó)電子科技集團(tuán)公司第58研究所從事項(xiàng)目主管工作。

2014-07-07