張仁民 ，錢瑩晶，伍 清

(懷化學(xué)院物理與信息工程系，湖南 懷化418008)

測距分辨率是衡量隨機(jī)碼脈沖編碼連續(xù)波相位調(diào)制雷達(dá)的主要參數(shù)指標(biāo)之一，也是高分辨率成像雷達(dá)發(fā)展的核心問題［1］。根據(jù)雷達(dá)測距原理，要提高分辨率必須提高隨機(jī)碼的碼速率——如想獲得5 m 的分辨率必須將碼速率設(shè)定在30 MHz，目前國內(nèi)大多數(shù)該體制的雷達(dá)只能達(dá)到這一指標(biāo)，而如想獲得1 m 的分辨率必須將碼速率提至150 MHz。

但150 MHz 速率的隨機(jī)碼脈沖編碼雷達(dá)在設(shè)計和實(shí)現(xiàn)上具有一定的技術(shù)難度:其一，這個速率的碼產(chǎn)生和傳輸均屬于高速數(shù)字電路設(shè)計的范疇，會存在信號完整性問題SI;其二，為保證信號處理子系統(tǒng)在進(jìn)行脈沖壓縮時有足夠的信噪比需要保證脈沖信號具有陡峭的動態(tài)時間和調(diào)制解調(diào)器的帶寬。本文主要討論第2 個問題，即高速隨機(jī)碼的傳輸和射頻寬帶調(diào)制解調(diào)器設(shè)計。

1 系統(tǒng)組成

如圖1 所示，本系統(tǒng)主要由基帶信號發(fā)生器(碼發(fā)生器)、射頻調(diào)制和射頻解調(diào)器組成。

圖1 系統(tǒng)組成框圖

(1)基帶信號發(fā)生器:該部分用于根據(jù)隨機(jī)碼產(chǎn)生算法產(chǎn)生兩路同源的150 MHz 的隨機(jī)碼序列、150 MHz 時鐘和相關(guān)的開關(guān)時鐘;需要說明的是為保證信號處理子系統(tǒng)進(jìn)行脈壓后有較好的信噪比，產(chǎn)生的隨機(jī)碼需要具有陡峭的邊沿動態(tài)特性［1］。該部分電路的設(shè)計完全屬于高速電路設(shè)計，需要考慮信號的完整性問題。

(2)射頻調(diào)制模塊:用于將150 MHz 的寬帶隨機(jī)碼字調(diào)制到2.4 GHz/900 MHz 的正弦載波上，以適應(yīng)無線信道的傳輸，同時可以將天線的尺寸控制在一定范圍內(nèi);該部分應(yīng)該還包括一些信號的變換和匹配電路。

(3)射頻解調(diào)模塊:將調(diào)制時的同頻同相本振載波LO 與接收的射頻RF 信號相乘進(jìn)行相干解調(diào)解調(diào)出150 M 的數(shù)字隨機(jī)碼，并進(jìn)行適當(dāng)?shù)恼魏头糯筇幚硪赃m應(yīng)后續(xù)電路(采樣和信號處理電路)的處理要求，進(jìn)而得到雷達(dá)所需要的距離(基于相關(guān)原理)和速度信息(基于多普勒頻移)［2-3］。

2 寬帶調(diào)制解調(diào)器設(shè)計

為了適合無線信道傳輸和減少天線尺寸，需要將隨機(jī)碼調(diào)制到射頻載波上，接收時再進(jìn)行相應(yīng)的解調(diào)。同時考慮到后續(xù)信號處理子系統(tǒng)在脈沖壓縮時能有足夠的信噪比，此處的調(diào)制解調(diào)器必須考慮150M 帶寬的高速基帶信號所必須具有的調(diào)制解調(diào)帶寬，此處的載波選擇為2.4 G/900 M。選用的調(diào)制解調(diào)芯片分別是ADI 公司的ADL5375 和ADL5382［4］。

2.1 寬帶調(diào)制器設(shè)計

(1)寬帶BPSK 調(diào)制原理及頻譜

①BPSK 調(diào)制原理

BPSK 的時域表達(dá)式通?？梢员頌?

該式中的an為隨機(jī)碼，g(t)為單個隨機(jī)碼對應(yīng)的基帶脈沖波形，cos2πfct 為正弦載波。在本文中更具體的參數(shù)含義如下:an=+1 概率為P;an=-1 概率為1-P。即信碼取雙極性信號，g(t)取矩形脈沖。

②BPSK 頻譜

通過式(1)不難看出，BPSK 調(diào)制和2ASK 調(diào)制非常類似，可以認(rèn)為兩路2ASK 的合成，所以其頻譜分析方法及結(jié)論和2ASK 非常雷同。只是兩路不同在于an的取值，故可用求2ASK 功率譜密度方法求出［5］。

由該式看出，BPSK 的頻譜事實(shí)上是將脈沖的頻譜搬移至載頻處。由于脈沖g(t)頻譜為其有效帶寬約為1/Ts。因此必須考慮帶寬150 MHz隨機(jī)碼基帶信號下載頻的選擇和調(diào)制解調(diào)芯片的帶寬，否則勢必會影響調(diào)制解調(diào)的結(jié)果。此處隨機(jī)碼的有效帶寬為150 MHz，載頻選擇2.4 G(fc/(1/Ts)=2.4 G/150 M=16)。

(2)LVDS 標(biāo)準(zhǔn)與調(diào)制芯片接口

為適應(yīng)高分辨率測距的需要，150 MHz 的隨機(jī)碼序列由FPGA 芯片產(chǎn)生并采用差分低電壓標(biāo)準(zhǔn)輸出(也只有采用該標(biāo)準(zhǔn)才能保證低功耗和信號傳輸?shù)耐暾?。差分低壓LVDS 標(biāo)準(zhǔn)具有一定的電特性:1.25 V 左右的直流偏置和約700 mV 的差分?jǐn)[幅(每個管腳上350 mV)［6-7］，而正交調(diào)制器ADL5375 要想獲得優(yōu)越的調(diào)制性能，要求在輸入的基帶信號上外加500 mV 的直流偏置(ADL5375-05)［8］。因此，需要將碼發(fā)生器送過來的差分信號經(jīng)過電平變換電路將之變?yōu)檫m合調(diào)制器工作的電平形式。這就需要設(shè)計LVDS 與射頻RF 調(diào)制器之間的接口。

這樣的轉(zhuǎn)換電路有2 種設(shè)計思路，一是利用有源電路實(shí)現(xiàn)，這樣可以在不犧牲交流增益的前提下實(shí)現(xiàn)直流偏置的變化，但電路較為復(fù)雜;二是利用無源的電阻網(wǎng)絡(luò)實(shí)現(xiàn)直流偏置的移動?？紤]到后級有放大電路，在此采用方案2。具體電路如圖2 中上下兩路對稱部分電路所示。

圖2 調(diào)制器電路圖

該電路上下兩路完全對稱部分分別形成兩路基帶信號的直流偏置。在這里取其中上邊一路分析:由于基帶信號發(fā)生板送來的LVDS 信號具有1.25 V的直流偏置，而送去ADL5375 的信號應(yīng)為500 mV直流偏置，因此信號的偏置由LVDS2.5 的獨(dú)立電源提供，采用R2、R4和R6組成無源分壓網(wǎng)絡(luò)，R4和R6連接點(diǎn)處的信號即具有ADL5375 所需要的500 mV直流偏置。但需要說明的是該電路會犧牲一定的交流增益。

(3)調(diào)制電路

如圖2 所示的調(diào)制器電路原理圖中ADL5375相關(guān)連接是調(diào)制器設(shè)計的核心部分:該芯片的連接主要包括電源、基帶輸入、本地載波、射頻輸出、使能等引腳的連接［7］。

電源和地:VPS1 和VPS2 連接5 V 電源，COM腳(10 個)通過低阻路徑連接到相同的地層。每個電源引腳都應(yīng)就近連上100 pF 和0.1 μF 電容退耦到地。在芯片封裝下露出的焊盤應(yīng)該通過低阻連接到地層。

基帶輸入:基帶輸入應(yīng)該用差分形式驅(qū)動，ADL5375 的標(biāo)準(zhǔn)的驅(qū)動電壓是差分700 mV p-p(350 mV p-p 每個引腳)。而且ADL5375-05 所有基帶輸入都必須有500 mV 直流偏置。

LO 輸入:本振輸入設(shè)計成為單端源驅(qū)動。本地振蕩器信號通過串聯(lián)電容以交流耦合的形式加到LO 引腳同相端(LOIP)，此時反相端(LOIN)通過電容交流耦合到地。ADL5375 本振信號的典型驅(qū)動電壓為0 dBm。

RF 輸出端:射頻輸出在RFOUT 引腳(Pin16)上，可以驅(qū)動50 Ω 負(fù)載。在大多數(shù)情況下，RFOUT腳必須交流耦合到負(fù)載。

輸出使能端:ADL5375 具有輸出無效引腳功能，它通過關(guān)斷輸出放大器以隔離調(diào)制器和負(fù)載。當(dāng)DSOP 引腳電壓超過2 V 時輸出無效。當(dāng)該腳接地或者懸空時，輸出有效。利用DSOP 可以減少LO 射頻泄露和降低芯片的寬帶噪聲到KT 噪聲值。也可以將ADL5375 的供電電流從200 mA 減少到131 mA。從DSOP 引腳由高變低(輸出由無效到有效)到輸出重建需要大約200 ns，從DSOP 引腳由低到高(輸出由有效到無效)到輸出關(guān)斷需要在100 ns 左右。

2.2 寬帶解調(diào)器設(shè)計

(1)解調(diào)器硬件設(shè)計

圖3 為ADL5382 解調(diào)器原理圖。在該圖中，LO 本振單端輸入的信號通過非平衡變壓器轉(zhuǎn)換成平衡的差分輸入之后，經(jīng)過電容交流耦合到解調(diào)芯片的LOIP 和LOIN 兩個差分本振輸入端。射頻RF 的輸入模式和LO 的輸入非常類似，至少在進(jìn)入解調(diào)芯片射頻輸入端RFIP 和RFIN 差分輸入端之前通過33 nF 的扼流電感下地。其余輸入端多為電源供電，在每個電源管腳附近都并聯(lián)了大小不一的兩個退藕電容［9］。

圖3 解調(diào)器原理圖

(2)視頻放大器及與信號處理系統(tǒng)ADC 的接口設(shè)計

ADL5382 解調(diào)器的輸出不滿足LVDS 的電特性標(biāo)準(zhǔn)，需要進(jìn)行幅度調(diào)整和直流偏置變換，同時也為了方便和后級ADC 接口，所以需要加入放大器。由于解調(diào)輸出是150M 的高速基帶解調(diào)信號，故需要采用高性能的寬帶放大器AD8351。圖4 給出了視頻放大器的原理圖［10］。

圖4 視頻放大器原理圖

2.3 射頻PCB 板設(shè)計

本系統(tǒng)的基帶信號帶寬為150 MHz，射頻載波RF中心頻率2.4 GHz/900 MHz，因此電路設(shè)計屬于射頻電路的范疇，射頻電路的設(shè)計方法與普通的中低頻和數(shù)字電路在制作PCB 的時候有很大的區(qū)別。一些在低頻數(shù)字電路中對電路影響不大的因素在射頻電路中則可能直接導(dǎo)致設(shè)計的成敗，特別是信號節(jié)點(diǎn)的阻抗匹配問題。因?yàn)樽杩共黄ヅ鋾鸱瓷浜蜆O大的衰耗［11］。

在射頻電路中，信號線需要按照傳輸線的理論分析和設(shè)計，必須保證信號線的特性阻抗和信號源及負(fù)載的阻抗匹配，這些特性阻抗通常為50 Ω。因此在設(shè)計PCB 的時候需要對板材的介電常數(shù)、板厚、信號線寬度進(jìn)行嚴(yán)格的計算，確保信號線的特性阻抗正確。通常，可以用如下公式計算［12］:

其中，zo表示為信號線的特性阻抗，εr表示為板材介電常數(shù)，h 表示為板材厚度，w 表示PCB 線寬，t 為PCB 導(dǎo)線厚度。

出于對PCB 制作成本的考慮，生產(chǎn)廠家會大批采購某一種介電常數(shù)的板材，采用這樣的板材設(shè)計PCB 時會節(jié)約一定的成本。經(jīng)過和廠家的交流，我們得知廠家最常用的高頻PCB 板材介電常數(shù)εr為2.55，導(dǎo)線厚度t 為35 μm。根據(jù)公式，當(dāng)特性阻抗一定時，導(dǎo)線的寬度隨著板厚增加而變寬，為了布線方便，這里采用最小板厚h 為0.5 mm。根據(jù)公式計算，可得到線寬w 為48 mil。圖5 和圖6 分別給出了調(diào)制器和解調(diào)器的PCB 圖。

圖5 調(diào)制器PCB 圖

圖6 解調(diào)器PCB

3 系統(tǒng)測試

3.1 測試方案及測試設(shè)備

根據(jù)項(xiàng)目的設(shè)計指標(biāo)和系統(tǒng)的信號流程，本地載波信號由安捷倫射頻信號源N9310A 提供，該信號源頻率范圍可以從3 kHz 到3 GHz 可調(diào)，射頻輸出幅度/功率也是可調(diào)的;輸出的波形采用泰克公司的MSO4104 示波器進(jìn)行測量，其3 dB 帶寬為1 GHz，采樣率為5 G，探頭采用有源探頭TAP1500，其帶寬為1.5 GHz。

該測試環(huán)境中，由碼發(fā)生器產(chǎn)生150 MHz 的隨機(jī)碼送給調(diào)制器，和射頻信號源送來經(jīng)二功分器的射頻2.4 GHz/900 MHz 本振進(jìn)行BPSK 的調(diào)制;已調(diào)信號和二功分器的另一路本振2.4 GHz/900 MHz信號進(jìn)入解調(diào)器進(jìn)行BPSK 的解調(diào)。中間的各點(diǎn)信號均可以用示波器進(jìn)行測量。

3.2 測試結(jié)果

圖7 給出了基帶信號與已調(diào)信號的對應(yīng)關(guān)系，該圖表明:①在基帶信號跳變時已調(diào)信號相位發(fā)生翻轉(zhuǎn)，完全符合BPSK 調(diào)制原理;②是已調(diào)波形與基帶信號有一定的延時;③每個碼片寬度內(nèi)剛好對應(yīng)的是6 個載波寬度，符合基帶信號和射頻信號的頻率比。

圖7 基帶碼發(fā)生器輸出VS 調(diào)制器輸出

圖8 基帶碼發(fā)生器輸出VS 解調(diào)器輸出1

圖8給出了基帶碼發(fā)生器輸出和解調(diào)器輸出的對應(yīng)關(guān)系，即收發(fā)碼元的對應(yīng)關(guān)系?？梢钥吹?一是接收碼和發(fā)送的碼對應(yīng)關(guān)系沒有出錯;二是接收恢復(fù)的碼不僅幅度變小了很多，而且有一定的畸變(需要說明的是該圖中的波形均采用普通探頭而非差分有源探頭測得)。

圖9 與圖8 類似，給出了基帶碼發(fā)生器輸出和解調(diào)器輸出的對應(yīng)關(guān)系。但此時采用的是2.4 GHz 載波。顯然，此時的解調(diào)的效果優(yōu)于載波為900 MHz。

圖9 基帶碼發(fā)生器輸出VS 解調(diào)器輸出2

4 結(jié)束語

實(shí)驗(yàn)測試結(jié)果表明:采用本文以ADI 公司的調(diào)制解調(diào)芯片ADL ADL5375 和ADL5382 作為核心的調(diào)制解調(diào)器，可以正確的對150 M 高速隨機(jī)碼進(jìn)行調(diào)制和解調(diào)。將該調(diào)制解調(diào)器用于隨機(jī)碼脈沖編碼雷達(dá)中可以實(shí)現(xiàn)1 m 的測距分辨率和相應(yīng)的測速功能。同時由于采用的載波是900 M，解調(diào)器輸出的波形有一定的畸變將會對脈沖壓縮的信噪比產(chǎn)生一定的影響，可以通過提高載波頻率至2.4 G 得以改善。

［1］ Merrill I Skolnik. Radar Handbook［M］. 3rd ed. New York:McGraw-Hill，2008:386-410.

［2］ 張世登.面向混沌碼雷達(dá)引信的單步預(yù)測其研究［D］. 北京:北京大學(xué)，2008:1

［3］ 章新春.面向混沌碼雷達(dá)引信的Burg 算法應(yīng)用研究［D］. 北京:北京大學(xué)，2008:5.

［4］ 孟杲杲，朱曉華. BPSK 寬帶調(diào)制解調(diào)技術(shù)研究［D］. 南京:南京理工大學(xué)，2009:51-52.

［5］ 周炯槃，龐沁華.通信原理［M］.3 版.北京:北京郵電大學(xué)出版社，2008:188-189.

［6］ 雷銘，鄒雪城，陳軍.高性能CMOS LVDS I/O 接口單元的設(shè)計研究［J］.華中科技大學(xué)學(xué)報:自然科學(xué)版，2003，31(4):76-78.

［7］ Jeff Waters.National Semiconductor’s LVDS Offers High-Speed Interface with FPGA/CPLD.Component Markets，2006.1.

［8］ Analog Devices. ADL5375 Device Datasheet［DB/OL］. http://www.analog.com，2007:1-30.

［9］ Analog Devices. ADL5382 Device Datasheet［DB/OL］. http://www.analog.com，2008:1-2.

［10］ Analog Devices. AD8351 Device Datasheet［DB/OL］. http://www.analog.com，2004:1-16.

［11］ 張仁民. 高速混沌碼發(fā)生器設(shè)計及寬帶調(diào)制解調(diào)技術(shù)研究［D］.北京:北京大學(xué)，2011:44-46.

［12］ 郭海鵬. 二次諧波雷達(dá)的設(shè)計與實(shí)現(xiàn)［D］. 北京:北京大學(xué)，2010:17-18.