丁業(yè)兵，方國(guó)濤，張 文，李安慶

（安徽郵電職業(yè)技術(shù)學(xué)院 安徽 合肥 230031）

計(jì)數(shù)器是常用的時(shí)序邏輯電路，計(jì)數(shù)器既可用于對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，也可用于分頻、定時(shí)等。按照計(jì)數(shù)器中觸發(fā)器的觸發(fā)方式不同，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器，同步計(jì)數(shù)器中所有觸發(fā)器共用一個(gè)時(shí)鐘脈沖，而異步計(jì)數(shù)器中各觸發(fā)器的觸發(fā)方式不完全相同；按照計(jì)數(shù)方式不同，可分為加法計(jì)數(shù)器和減法計(jì)數(shù)器，加法計(jì)數(shù)器隨時(shí)鐘信號(hào)遞增，減法計(jì)數(shù)器隨時(shí)鐘信號(hào)遞減[1]。常用中規(guī)模集成計(jì)數(shù)器有四位同步二進(jìn)制集成計(jì)數(shù)器74LS161 和異步二-五-十模值計(jì)數(shù)器74LS290 等。

Multisim 12.0 軟件是美國(guó)NI（National Instruments）公司開發(fā)的最新一款基于window 平臺(tái)的直觀、精確、高效的電路教學(xué)與設(shè)計(jì)仿真軟件，Multisim 可用于電子電路設(shè)計(jì)、開發(fā)、測(cè)試、分析及優(yōu)化[2-5]，運(yùn)用計(jì)算機(jī)仿真與虛擬儀器提高了電路的設(shè)計(jì)效率。

文中以四位同步二進(jìn)制集成計(jì)數(shù)器74LS161 和異步二-五-十模值計(jì)數(shù)器74LS290[6]為主要元件設(shè)計(jì)了模10、模24計(jì)數(shù)功能電路，并用Multisim 12.0 軟件進(jìn)行了仿真測(cè)試。

1 電路設(shè)計(jì)仿真

中規(guī)模集成計(jì)數(shù)器一般由多個(gè)觸發(fā)器和適當(dāng)門電路構(gòu)成，采用工藝方法封裝集成在一塊硅片上，計(jì)數(shù)功能較完善，并能進(jìn)行功能擴(kuò)展。應(yīng)用N 位二進(jìn)制中規(guī)模集成計(jì)數(shù)器實(shí)現(xiàn)任意模值M 計(jì)數(shù)器，則M＜2N時(shí)，且要跳越2N-M個(gè)狀態(tài)，從而實(shí)現(xiàn)模M 計(jì)數(shù)功能。

1.1 基于74LS161 的任意模值計(jì)數(shù)器

中規(guī)模四位同步二進(jìn)制集成計(jì)數(shù)器74LS161 有16個(gè)引腳，其狀態(tài)及功能見表1 所示，～CLR 是直接清零端，低電平有效，優(yōu)先級(jí)最高，～LOAD 是預(yù)置數(shù)控制端，低電平有效，DCBA 是預(yù)置數(shù)據(jù)輸入端，ENP、ENT 是計(jì)數(shù)控制端，在計(jì)數(shù)狀態(tài)下，只要其中有一個(gè)引腳輸入端接低電平，則輸出保持不變，QDQCQBQA 是輸出端，RCO 是進(jìn)位輸出端，級(jí)聯(lián)芯片時(shí)需要使用。

運(yùn)用74LS161 的清零端～CLR 和置數(shù)端～LOAD 可設(shè)計(jì)任意模值M 計(jì)數(shù)器，若僅用單個(gè)集成芯片，則M＜16。如設(shè)計(jì)模十計(jì)數(shù)器，清零法構(gòu)成模十計(jì)數(shù)器，狀態(tài)是0000～1001，從狀態(tài)1001 后的下一個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)，計(jì)數(shù)器不是即刻歸零，而是先轉(zhuǎn)換到過(guò)渡狀態(tài)1010，將QD 與QB 接入74LS00 中的一個(gè)與非門輸入端，輸出接入清零端～CLR，當(dāng)計(jì)數(shù)器狀態(tài)為1010時(shí)，與非門輸出使計(jì)數(shù)器清零，電路設(shè)計(jì)見圖1 所示。

置數(shù)法構(gòu)成模十計(jì)數(shù)器，狀態(tài)是0000～1001，當(dāng)出現(xiàn)狀態(tài)1001 后的下一個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)，計(jì)數(shù)器即置入0000，沒(méi)有過(guò)渡狀態(tài)，將QD 與QA 接入74LS00 中的一個(gè)與非門輸入端，輸出接入置數(shù)端～LOAD，當(dāng)計(jì)數(shù)器狀態(tài)為1001 時(shí)，與非門輸出使計(jì)數(shù)器在下一個(gè)計(jì)數(shù)脈沖觸發(fā)下置數(shù)，電路如圖2所示。電路中計(jì)數(shù)器芯片默認(rèn)已經(jīng)接入電源，通過(guò)具有譯碼功能的數(shù)碼顯示管觀察輸出計(jì)數(shù)值。

表1 74LS161 功能表Tab.1 Function table of 74LS161

圖1 74LS161 的清零法構(gòu)成模十計(jì)數(shù)器仿真電路Fig.1 Simulation circuit of module-10 counter based on 74LS161 with clear

圖3為用邏輯分析儀顯示結(jié)果，從圖中可見74LS161 構(gòu)成的模十計(jì)數(shù)器輸出時(shí)序波形圖，每十個(gè)計(jì)數(shù)時(shí)鐘為一個(gè)周期。

圖2 74LS161 的置數(shù)法構(gòu)成模十計(jì)數(shù)器仿真電路Fig.2 Simulation circuit of module-10 counter based on 74LS161 with set number

圖3 74LS161 構(gòu)成模十計(jì)數(shù)器時(shí)序波形圖Fig.3 Timing diagram of module-10 counter based on 74LS161

1.2 基于74LS290 的任意模值計(jì)數(shù)器

異步二-五-十模值計(jì)數(shù)器74LS290 可實(shí)現(xiàn)模二、模五、模十計(jì)數(shù)功能，有14個(gè)引腳，其功能如表2 所示，其中，R01與R02為 置0 控 制端，R91 與R92為置9 控 制端，當(dāng)R01·R01為高電平，R91·R91為低電平時(shí)，計(jì)數(shù)器置0，當(dāng)R91·R92為高電平時(shí)，計(jì)數(shù)器輸出置9。INA為模二計(jì)數(shù)脈沖輸入端，INB為模五計(jì)數(shù)脈沖輸入端，QDQCQBQA為計(jì)數(shù)輸出端。將QA 接入INB 可實(shí)現(xiàn)模十計(jì)數(shù)功能，也可多個(gè)芯片級(jí)聯(lián)擴(kuò)展計(jì)數(shù)，級(jí)聯(lián)時(shí)，QD為進(jìn)位輸出端。

圖4為用兩片74LS290 級(jí)聯(lián)構(gòu)成模二十四加法計(jì)數(shù)器的電路設(shè)計(jì)，先將各片接成8421BCD 模十計(jì)數(shù)器，然后將低位片的QD 端接入高位片的INA 端。模24 計(jì)數(shù)，狀態(tài)從0000 0000 到0010 0011，0010 0100為過(guò)渡狀態(tài)，所以將高位片的QB 與低位片的QC 接入74LS08 與門電路，反饋輸出到兩片74LS290 的置0 端，循環(huán)實(shí)現(xiàn)模24 計(jì)數(shù)。數(shù)碼顯示管可觀察輸出計(jì)數(shù)置，邏輯分析儀可觀察輸出時(shí)序波形圖，驗(yàn)證電路設(shè)計(jì)功能。

表2 74LS290功能表Tab.2 Function table of 74LS290

2 結(jié)論

圖4 74LS290 構(gòu)成模二十四計(jì)數(shù)器仿真電路Fig.4 Simulation circuit of module-24 counter based on 74LS290

計(jì)數(shù)器廣泛應(yīng)用于數(shù)字系統(tǒng)中，文中主要給出了用同步四位二進(jìn)制集成計(jì)數(shù)器74LS161 構(gòu)成模10 計(jì)數(shù)功能的電路設(shè)計(jì)方法，分別采用清零法和置數(shù)法，并進(jìn)行了仿真驗(yàn)證，另外也給出了用異步二-五-十模值計(jì)數(shù)器74LS290 設(shè)計(jì)模24計(jì)數(shù)功能的電路設(shè)計(jì)方法。使用Multisim 軟件進(jìn)行任意模值計(jì)數(shù)器設(shè)計(jì)與仿真，高效快捷，不失為各種電路實(shí)驗(yàn)與設(shè)計(jì)的一種有效方法。

[1]王毓銀.數(shù)字電路邏輯設(shè)計(jì)[M].北京：高等教育出版社，2002.

[2]張晶，李心廣.基于multisim的電路設(shè)計(jì)與仿真[J].計(jì)算機(jī)仿真，2005，22（5）：109-110.ZHANG Jing，LI Xin-guang.Multisim based schematic design and simulation[J].Computer Simulation，2005，22（5）：109-110.

[3]任駿原，李春然.電容濾波電路工作波形的Multisim仿真分析[J].電子設(shè)計(jì)工程，2012，20（22）：10-11，15.REN Jun-yuan，LI Chun-ran.Multisim simulation of workingwaves in capacitor filtercircuit[J].Electronic Design Engineering，2012，20（22）10-11，15.

[4]馬敬敏.基本RS觸發(fā)器工作狀態(tài)的Multisim仿真[J].電子設(shè)計(jì)工程，2011，19（17）：24-26.MA Jing-min.Multisim simulation of basic RS flip-flop working conditions[J].Electronic Design Engineering，2011，19（17）：24-26.

[5]任駿原.微分型單穩(wěn)態(tài)觸發(fā)器的Multisim分析[J].電子設(shè)計(jì)工程，2012，20（8）：15-19.REN Jun-yuan.Analysis of differential mono stable flin-flop with multisim[J].Electronic Design Engineering，2012，20（8）：15-19.

[6]張明海，王夕英.電工電子技術(shù)[M].北京：人民郵電出版社，2009.