劉佳玲

摘要：同步與信道編碼子層用以實現(xiàn)對AOS傳輸幀的差錯控制編譯碼、編譯碼交織與解交織、幀定界與同步等處理，保證數(shù)據(jù)在空間通信鏈路傳輸過程中的可靠性。對AOS同步與信道編碼子層提供的差錯控制編碼、幀同步和偽隨機化等關(guān)鍵技術(shù)進行研究。著重研究了交織與解交織的原理，及RS(255,223)碼解交織器的設(shè)計方案。對解交織器的數(shù)據(jù)存儲模塊、順序地址模塊、交織地址模塊、選擇器模塊進行了研究和設(shè)計。對交織地址的兩種實現(xiàn)方法進行比較分析。

關(guān)鍵詞：高級在軌系統(tǒng)；RS碼；解交織；矩陣交織

中圖分類號：TP399 文獻標(biāo)識碼：A 文章編號：1009-3044(2012)36-8802-03

AOS(Advanced Orbiting Systems，高級在軌系統(tǒng))是由CCSDS(Consultative Committee For Space Data Systems，空間數(shù)據(jù)系統(tǒng)咨詢委員會)為了適應(yīng)空間技術(shù)發(fā)展的需要提出的一種空間數(shù)據(jù)系統(tǒng)體制，它可以滿足傳輸多種類型數(shù)據(jù)的復(fù)雜航天器的要求。CCSDS建議書將空間數(shù)據(jù)系統(tǒng)劃分為5層，分別是應(yīng)用層、傳輸層、網(wǎng)絡(luò)層、數(shù)據(jù)鏈路層和物理層。AOS同步與信道編碼子層是數(shù)據(jù)鏈路層的子層，主要任務(wù)就是使用規(guī)定的編碼技術(shù)使傳輸幀可靠的通過可能嘈雜的物理層。

AOS同步與信道編碼子層的主要功能就是為AOS傳輸幀在空間鏈路的傳輸提供差錯控制編碼、交織與解交織、傳輸幀定界與同步和偽隨機化的功能。CCSDS將RS(255,223)碼作為AOS的糾錯編碼，RS(255,223)碼最多可以糾正16字節(jié)的錯誤，且具備很強的檢錯能力。由于數(shù)據(jù)在傳輸過程中信道受到干擾，導(dǎo)致數(shù)據(jù)發(fā)生連續(xù)的錯誤，而這些錯誤可能超出RS(255,223)碼可以糾正的16字節(jié)。所以，CCSDS建議RS(255,223)碼使用1到5級的交織與解交織技術(shù)來提高糾錯能力。

1 交織與解交織的基本原理

交織與解交織實質(zhì)上是一種編碼過程。交織是把糾錯碼數(shù)據(jù)按一定規(guī)律打亂，解交織是把交織打亂的糾錯碼數(shù)據(jù)重新排列，恢復(fù)成原來的碼字。數(shù)字通信中常用的交織器按交織方法分為隨機交織器和分組交織器。隨機交織是采用已定的隨機地址交織映射，由這個已定交織映射輸入序列。分組交織又可分為矩陣交織和卷積交織。

矩陣交織是將數(shù)據(jù)按行的順序?qū)懭隡×N矩陣，再按列的順序讀出。解交織過程是將交織后的數(shù)據(jù)序列按列的順序?qū)懭?，再按行順序讀出。

2.1數(shù)據(jù)存儲器模塊

由于設(shè)計所選用的FPGA芯片是Altera公司CycloneII系列EP2C35F484C8芯片，內(nèi)部帶有105個4Kbit RAM邏輯塊，所以不需要外接存儲器，直接使用FPGA內(nèi)部的RAM存儲交織數(shù)據(jù)。該文采用5級交織技術(shù)，每一個RS碼長度為255字節(jié)，一組交織數(shù)據(jù)長度為1275(255×5=1275)字節(jié)，故解交織器至少會用到2K(1024<1275<2048)的存儲容量，對于一般的FPGA來說，都能滿足這個存儲容量要求。

根據(jù)解交織器的交織寫入、順序讀出特性，需要將數(shù)據(jù)全部寫入RAM后，才可以對RAM的進行讀出。在對RAM進行讀操作時，RAM寫操作就會停止，這樣就使輸入連續(xù)的數(shù)據(jù)通過解交織器時存在一個延時，后面的數(shù)據(jù)進入解交織器就必須有更多的存儲空間來存放后面的數(shù)據(jù)。所以采用兩塊RAM，輪流讀寫保證數(shù)據(jù)的連續(xù)性。兩個解交織矩陣替換存儲數(shù)據(jù)，實現(xiàn)接收端連續(xù)數(shù)據(jù)的解交織功能。

RAM有單端口RAM和雙端口RAM之分。單口RAM是存儲器上只有一套數(shù)據(jù)線、地址線、讀寫控制線；雙口RAM 是在一個存儲器上具有兩套完全獨立的數(shù)據(jù)線、地址線和讀寫控制線。雙口RAM和單口RAM比較起來，省去了對地址選擇器的設(shè)計，減少了邏輯單元的占用，又提高了數(shù)據(jù)吞吐量雙口RAM可用于提高RAM的吞吐率，適用于實時的數(shù)據(jù)緩存。所以本課題采用雙口RAM來做數(shù)據(jù)存儲器，如圖3所示。

由于兩塊RAM讀寫操作相反，需要一個開關(guān)對兩塊RAM進行讀寫切換，所以，設(shè)計一個讀寫控制模塊控制兩塊RAM進行切換操作。如圖3，讀寫控制器設(shè)定wr和rd初始值為1和0，表示RAM1寫，RAM2讀。當(dāng)?shù)谝淮斡嫈?shù)器滿時，進位信號使wr，rd狀態(tài)反轉(zhuǎn)，既wr=0，rd=1。當(dāng)?shù)诙斡嫈?shù)器滿時，進位信號又使wr=1，rd=0。這樣循環(huán)下去，實現(xiàn)對兩塊RAM進行切換的控制。

2.2順序地址模塊

順序地址模塊主要作用是向RAM提供順序地址。根據(jù)順序地址的特點順序地址模塊可用計數(shù)器來產(chǎn)生順序地址。構(gòu)造一個1275的計數(shù)器，計數(shù)器每計數(shù)一次，就將數(shù)字送到RAM的讀地址，當(dāng)計數(shù)器滿時，計數(shù)器發(fā)信號發(fā)控制信號，開始按交織地址向RAM寫入數(shù)據(jù)。

2.3交織地址模塊

這種方法稍微復(fù)雜點，是實現(xiàn)數(shù)字通信中的交、解交織器的一種比較通用的方案。

3 結(jié)束語

該文提出了在AOS同步與信道編碼子層接收端添加解交織技術(shù)，來提高系統(tǒng)的整體糾錯能力。著重介紹了RS（255，223）碼交織深度為5的解交織器的設(shè)計與實現(xiàn)。

參考文獻：

[1] CCSDS 130.1-g-1：TM Synchronizationand and Channel Coding-Summary of Conceptand Rationale[S].Green Book,2006.

[2] CCSDS 131-b-1：TM Synchronization And Channel Codeing[S].Blue Book,2003.

[3] 王篤文.高級在軌系統(tǒng)RS(255,223)譯碼器的優(yōu)化設(shè)計與實現(xiàn)[D].呼和浩特:內(nèi)蒙古工業(yè)大學(xué),2008.

[4] 宋波.交織器與解交織器的研究及其硬件實現(xiàn)[D].上海:同濟大學(xué),2003.

[5] 宋文妙,范寒柏,鄂秀煥.用FPGA實現(xiàn)交織和解交織技術(shù)[J].電力系統(tǒng)通信,2001(3).

[6] 錢唯歡,葛萬成,龔國強.交織RS碼的仿真研究與實現(xiàn)[J].通信技術(shù),2008(11):17-19.

[7] 薛銘,肖紅,張靜.基于FPGA實現(xiàn)的交織編碼器[J].長春工程學(xué)院學(xué)報,2008,9(3).

[8] 張赟隆.交織與解交織的算法研究及FPGA實現(xiàn)[D].西安:西安電子科技大學(xué),2007.

[9] 周小虎,黃佩偉.矩陣交織器的通用CPLD實現(xiàn)方法[J].信息技術(shù),2005(4):58-60.

[10] 范寒柏,宋文妙.數(shù)據(jù)通信中交織與解交織的FPGA實現(xiàn)[J].華北電力大學(xué)學(xué)報,2002(2).