張小云，王衛(wèi)東

(桂林電子科技大學(xué)信息與通信學(xué)院，廣西桂林541004)

隨著待處理信號(hào)的頻率的不斷提高，電壓模式電路的固有缺點(diǎn)阻止了它在高頻、高速環(huán)境中的應(yīng)用。因?yàn)殡娏髂Ｊ诫娐房梢越鉀Q電壓模式電路所遇到的一些難題，比如在速度、帶寬、動(dòng)態(tài)范圍等方面都獲得了更好的性能，所以電流模式電路將現(xiàn)代模擬集成電路推進(jìn)到一個(gè)新的階段［3］。電流傳輸器是最早提出來的電流模式電路，因?yàn)殡娏鱾鬏斊魇且环N具有多種功能的電路器件，所以具有很強(qiáng)的應(yīng)用價(jià)值。隨著便攜電子產(chǎn)品的飛速發(fā)展，電路的低電壓低功耗設(shè)計(jì)已經(jīng)成為了現(xiàn)代模擬集成電路發(fā)展的必然趨勢(shì)，所以設(shè)計(jì)一款低電壓電流傳輸器是非常必要，也是非常有意義的。文章基于襯底驅(qū)動(dòng)技術(shù)設(shè)計(jì)了一個(gè)0.9 V的低電壓DOCCII，采用襯底驅(qū)動(dòng)技術(shù)有效地降低了電路的電源電壓，同時(shí)擴(kuò)大了電路的動(dòng)態(tài)范圍?；?.18 μm CMOS工藝，采用Cadence Spectre對(duì)電路進(jìn)行了調(diào)試和仿真。

1 襯底驅(qū)動(dòng)技術(shù)的簡(jiǎn)單回顧

閾值電壓使得低電壓模擬電路的實(shí)現(xiàn)受到限制，襯底驅(qū)動(dòng)技術(shù)是克服閾值電壓限制的一個(gè)很好的途徑［1］。在模擬集成電路的設(shè)計(jì)正朝著低電壓低功耗的方向發(fā)展的今天，無(wú)疑襯底驅(qū)動(dòng)技術(shù)在低電壓低功耗電路設(shè)計(jì)領(lǐng)域中已經(jīng)得到了一定的認(rèn)可［2］。

1.1 襯底驅(qū)動(dòng)MOSFET的工作原理

襯底驅(qū)動(dòng)MOSFET的工作原理類似于一個(gè)耗盡型的JFET，它可以工作在負(fù)偏、零偏、弱正偏的環(huán)境下。傳統(tǒng)的柵驅(qū)動(dòng)MOSFET是將輸入信號(hào)加在管子的柵極，而襯底端則連接到一個(gè)固定的電位，用Vgs來控制流過管子漏端的電流;相反，襯底驅(qū)動(dòng)MOSFET則是將輸入信號(hào)加在管子的襯底端，而柵極則連接到固定的偏置電位上?？刂凭w管漏電流的閾值電壓VTH是VBS的函數(shù)，如式(1)所示:

其中，VTH0是VSB=0時(shí)的閾值電壓，γ是體效應(yīng)系數(shù)，φF則是費(fèi)米電勢(shì)。

1.2 襯底驅(qū)動(dòng)MOSFET的不足

襯底驅(qū)動(dòng)技術(shù)是降低設(shè)計(jì)電路功耗的一個(gè)很好的途徑，但是襯底驅(qū)動(dòng)也有以下兩個(gè)不足之處:(1)襯底驅(qū)動(dòng)MOSFET的跨導(dǎo)gmb比傳統(tǒng)柵驅(qū)動(dòng)MOSFET的跨導(dǎo)gm小3倍多;(2)和傳統(tǒng)柵驅(qū)動(dòng)技術(shù)相比，襯底驅(qū)動(dòng)的直流增益和帶寬相對(duì)比較低［2，7］。

2 DOCCII的簡(jiǎn)單介紹

電流傳輸器是一種功能很強(qiáng)的部件，將它與其他電子元件組合，可以很方便的實(shí)現(xiàn)各種功能電路，從而實(shí)現(xiàn)多種模擬信號(hào)處理功能。它在濾波器、放大器、振蕩器、阻抗變換等電路的設(shè)計(jì)中取得了廣泛的應(yīng)用［3，5］。

第一代電流傳輸器(CCI)和第二代電流傳輸器(CCII)都只有一個(gè)電流輸出端，很難實(shí)現(xiàn)電流反饋的同時(shí)又獲得高輸出阻抗的電流，所以不利于級(jí)聯(lián)。Pal K提出了改進(jìn)型第二代電流傳輸器，稱為雙端輸出CCII(DOCCII)。DOCCII的端口伏安特性可以用混合矩陣來表示，如式(2)所示，DOCCII的原理框圖如圖1所示。

圖1 DOCCII的原理框圖

圖1中，Y端和X端分別是電壓和電流的輸入端口，Z+和Z-是兩個(gè)互補(bǔ)的電流輸出端口，DOCCII同時(shí)包含了CCII+和CCII-的作用，其中X、Y、Z+組成了CCII+，Z+端電流和X端電流極性相同;X、Y、Z-組成了 CCII-，Z-端電流和X端電流極性相反。

3 0.9 V低電壓DOCCII的設(shè)計(jì)原理

圖2是0.9 V低電壓DOCCII的完整電路圖，如圖2所示，本文設(shè)計(jì)的0.9 V DOCCII是由一個(gè)兩級(jí)的襯底驅(qū)動(dòng)OPA與一個(gè)簡(jiǎn)單的電流鏡和交叉耦合電流鏡連接而實(shí)現(xiàn)的。襯底驅(qū)動(dòng)OPA通過負(fù)反饋的方式來實(shí)現(xiàn)CCII兩個(gè)輸入端之間的電壓跟隨，即uX=uY。簡(jiǎn)單的電流鏡將X端的電流復(fù)制到Z端，即iZ+=iX。交叉耦合電流鏡將X端的電流傳送到Z-端，并取其差值作為單端輸出電流，即iZ-=-iX。

采用襯底驅(qū)動(dòng)PMOS管MI1和MI2組成的差分對(duì)代替了傳統(tǒng)的差分對(duì)，有效的將電源電壓降低到0.9 V;MB的電流流過差動(dòng)對(duì)，為差動(dòng)對(duì)提供偏置電流;ML1、MLC1、MO11 和 ML2、MLC2、MO12 組成兩個(gè)低電壓電流鏡，將第1級(jí)的輸出信號(hào)傳送到后面的電流收集電路中;其中MB11和MB21為這兩個(gè)電流鏡提供偏置，使其正常工作。MLNC1和MLNC2的漏端分別為MLP1和MLP2提供偏置電壓，從而形成一個(gè)局部的正反饋，提高運(yùn)放的增益帶寬，克服了襯底驅(qū)動(dòng)MOSFET增益小的缺點(diǎn)［4］，第一級(jí)的增益的表達(dá)式如式(3)所示:

其中，B是低電壓電流鏡的增益，gmbin是輸入管的襯底跨導(dǎo)，rout是輸入級(jí)的輸出電阻，η=gmMLP1，2/gmMLN1，2，正常工作的時(shí)候，MLN1和MLP2的柵極電壓相等，η就是它們的寬長(zhǎng)比。

圖2 基于襯底驅(qū)動(dòng)OPA的BOCCII

其中CL為第一級(jí)的負(fù)載電容，從式(3)和式(4)可以看出，由于局部正反饋技術(shù)的使用，電路的增益帶寬增加了1/(1-η)倍。

MC1、MC1＇和 MC2、MC2＇構(gòu)成共源共柵低電壓電流鏡，完成雙端到單端的轉(zhuǎn)換，MC3、MC3＇為其提供偏置，使其正常工作;PM1和NM1構(gòu)成一個(gè)簡(jiǎn)單的共源放大器，用來提高OPA的增益。PM2、PM1、NM2、NM1構(gòu)成一個(gè)簡(jiǎn)單的電流鏡，因?yàn)?PM2和PM1、NM2和NM1有著相同的寬長(zhǎng)比和柵源電壓，所以X端的電流被準(zhǔn)確的復(fù)制到Z端，即iZ+=iX。PM3～PM5和NM3～NM5構(gòu)成極性互補(bǔ)的電流鏡，將X端的電流傳送到Z-端，并取其差值作為單端輸出電流，即iZ-=-iX。

4 仿真驗(yàn)證

為了使電路的性能達(dá)到最優(yōu)，我們采用0.18 μm CMOS工藝，使用Cadence Spectre對(duì)電路進(jìn)行了仔細(xì)的調(diào)試和仿真。通過調(diào)整MOS管的寬長(zhǎng)比使得電路的性能達(dá)到最優(yōu)。該DOCCII工作的電源電壓只有0.9 V，比文獻(xiàn)［8］中的電壓低0.3 V，電路的直流工作電壓0.4 V，電路參考電流的大小為5 μA。電路的仿真結(jié)果如圖3～圖7所示。

圖3 電壓跟隨頻率特性

圖3顯示了Y端輸入交流電壓時(shí)，襯底驅(qū)動(dòng)DOCCII的uX/uY的頻率特性曲線;仿真結(jié)果顯示:該DOCCII的電壓跟隨帶寬為4.8 MHz，與文獻(xiàn)［7］相比較電路的帶寬增加3.6 MHz

圖4 電流跟隨頻率特性

圖4顯示了輸入交流電流時(shí)，襯底驅(qū)動(dòng)iZ+/iX的頻率特性曲線。

圖5 X端電壓跟隨Y端電壓的曲線

圖6 Z+端電流跟隨X端電流的曲線

圖7 Z-端電流跟隨X端電流的曲線

圖5顯示了X端電壓跟隨Y端電壓的曲線，從圖6和圖7分別顯示了Z+端和Z-端電流跟隨X端電流的曲線，從測(cè)試的曲線中可以發(fā)現(xiàn)該具有比較好的線性度。

5 結(jié)論

本文設(shè)計(jì)了一個(gè)0.9 V低電壓的雙輸出的第二代電流傳輸器(DOCCII)，該DOCCII電路是由一個(gè)兩級(jí)的襯底驅(qū)動(dòng)OPA與一個(gè)簡(jiǎn)單的電流鏡以及交叉耦合電流鏡連接而實(shí)現(xiàn)的，電路的模塊簡(jiǎn)單。同時(shí)采用襯底驅(qū)動(dòng)技術(shù)，有效的將電源電壓降至0.9 V。通過仿真測(cè)試，測(cè)出該DOCCII具有4.8 MHz的帶寬，同時(shí)具有高的線性度和很好的輸入輸出電阻。

［1］Allen P E，Holberg D R.CMOS Analog Circuit Design［M］.Oxford University Press，Second Edition，2002.

［2］尹濤，朱樟明，楊銀堂.襯底驅(qū)動(dòng)MOSFET特性分析及超低電壓運(yùn)算放大器的設(shè)計(jì)［J］.半導(dǎo)體學(xué)報(bào)，2005，26(1):158-162.

［3］王衛(wèi)東.現(xiàn)代模擬集成電路原理及應(yīng)用［M］.北京:電子工業(yè)出版社，2008.

［4］Carrillo J M，Torelli G.1-V Rail to Rail Bulk-Driven CMOS OTA with Enhanced Gain-Bandwidth Product［C］//Proceedings of the 2005 European Conference on Circuit Theory and Design，Cork，Ireland，Aug 28-sep 2005，261-264.

［5］趙玉山，周躍慶，王萍.電流模式電子電路［M］.天津:天津大學(xué)出版社，2001.

［6］張海軍，楊銀堂.一種基于襯底偏置的超低電壓CMOS運(yùn)算放大器［J］.電路與系統(tǒng)學(xué)報(bào)，2006，11(1):12-15.

［7］Fabian，Nbahan.New Bulk-Driven Class AB CCII［C］//Radioelektronika(RADIOELEKTRONIKA)，2011 21st Interna-tional Conference Publication Year:2011:1-4.

［8］Khateb，Biolek，Novacek.On the Design of Low-Voltage Low-Power Bulk-Driven CMOS Current Conveyors［C］//Electronics Technology，2006.ISSEIS’06.29th InternationalSpring Seminar.Publication Year:2006:318-321.