李 進(jìn) 金龍旭 李國(guó)寧 張 宇

①(中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所 長(zhǎng)春 130033)

②(中國(guó)科學(xué)院研究生院 北京 100039)

1 引言

隨著基于時(shí)間延遲積分(TDI)電荷耦合器件(CCD)成像技術(shù)的空間相機(jī)在視場(chǎng)和分辨率指標(biāo)要求上的不斷提高，導(dǎo)致 CCD圖像數(shù)據(jù)量急劇增加[1]。為了對(duì)圖像實(shí)時(shí)傳輸、壓縮以及存儲(chǔ)等處理需要高速大容量的存儲(chǔ)器作為圖像的緩存?，F(xiàn)有SRAM,BRAM等存儲(chǔ)器無(wú)法滿足要求，需要開(kāi)發(fā)適應(yīng)空間環(huán)境的高速大容量圖像緩存器。同步動(dòng)態(tài)RAM(SDRAM)作為存儲(chǔ)介質(zhì)具有容量大、速度快、體積小、價(jià)格低等優(yōu)點(diǎn)，使它成為各個(gè)領(lǐng)域電子系統(tǒng)數(shù)據(jù)緩存的首選存儲(chǔ)介質(zhì)。然而SDRAM的控制邏輯比較復(fù)雜，對(duì)時(shí)序要求也十分嚴(yán)格，同時(shí)還要考慮讀寫(xiě)與刷新操作的沖突，需要設(shè)計(jì)控制器對(duì)其狀態(tài)進(jìn)行控制。

目前，國(guó)內(nèi)外很多學(xué)者在不同的應(yīng)用系統(tǒng)中對(duì)SDRAM控制器的設(shè)計(jì)進(jìn)行了大量的研究，提出了很多 SDRM 控制策略[2]。然而這些應(yīng)用場(chǎng)合的SDRAM控制器僅能適應(yīng)于自身的工作特點(diǎn)。對(duì)于大視場(chǎng)空間相機(jī)而言，CCD輸出圖像數(shù)據(jù)格式不同于一般數(shù)據(jù)且各片CCD行頻各不相同。另外，還要受單粒子翻轉(zhuǎn)現(xiàn)象影響導(dǎo)致數(shù)據(jù)差錯(cuò)。通用SDRAM控制器難以滿足空間相機(jī)的應(yīng)用。因此，在大視場(chǎng)空間相機(jī)中，針對(duì)其工作特點(diǎn)需要進(jìn)行設(shè)計(jì)專門(mén)SDRAM控制器。

本文在參考國(guó)內(nèi)外相關(guān)技術(shù)的基礎(chǔ)上，根據(jù)背景項(xiàng)目需求，提出了基于行使能驅(qū)動(dòng)和基于仲裁策略的SDRAM控制器。重點(diǎn)研究了(6,8)糾錯(cuò)算法和RS(143,127)+RS(142,126)碼糾錯(cuò)算法，兩種糾錯(cuò)算法突破了傳統(tǒng)SDRAM控制器中糾錯(cuò)算法為零的現(xiàn)狀，大大提高了數(shù)據(jù)緩存的可靠性。本文提出的創(chuàng)新性技術(shù)已經(jīng)在XX-X空間多光譜相機(jī)樣機(jī)的成像系統(tǒng)上獲得了應(yīng)用，應(yīng)用表明，可以有效地解決大視場(chǎng)TDICCD空間相機(jī)中的圖像緩存要求。

2 圖像緩存系統(tǒng)總體結(jié)構(gòu)

為了說(shuō)明 SDRAM 在大視場(chǎng)遙感相機(jī)中的應(yīng)用，以筆者設(shè)計(jì)的XX-X空間多光譜相機(jī)原理樣機(jī)的處理1片CCD的圖像緩存系統(tǒng)為例，系統(tǒng)總體結(jié)構(gòu)如圖1所示。在軌道高度為500 km下，CCD像元轉(zhuǎn)移速率為 5.5 MHz，高速低壓差分信號(hào)(LVDS)發(fā)送器并行工作時(shí)鐘為55 MHz。因此需要SDRAM作為緩存。圖像壓縮時(shí)需要構(gòu)造一幀圖像，且壓縮工作時(shí)鐘為50 MHz。因此也需要SDRAM作為緩存。壓縮碼流存儲(chǔ)和下傳時(shí)，閃存讀寫(xiě)時(shí)鐘為 30 MHz，壓縮碼流發(fā)送器并行工作時(shí)鐘為 100 MHz，因此也需要SDRAM作為緩存。可見(jiàn)SDRAM能否正常高效率的工作成為整個(gè)相機(jī)能否正常工作的瓶頸。

圖1 圖像緩存系統(tǒng)

CCD圖像格式是以行為單位實(shí)時(shí)輸出的。每行包括有效像素和消隱像素。有效像素由3000個(gè)圖像數(shù)據(jù)和42個(gè)輔助數(shù)據(jù)組成。在軌工作時(shí)為了進(jìn)行異速匹配消隱像素?cái)?shù)需要進(jìn)行調(diào)整，導(dǎo)致各片 CCD行頻各不相同，但同片CCD的4通道數(shù)據(jù)行頻始終相同。圖像捕獲單元中需要緩存4通道一行數(shù)據(jù)后輸入到高速LVDS發(fā)送單元中。為了保證實(shí)時(shí)性，考慮上述特點(diǎn)并結(jié)合SDRAM讀寫(xiě)特點(diǎn)，本文提出一種基于行使能驅(qū)動(dòng)和分次存儲(chǔ)的 SDRAM 控制器。如圖1中所示SDRAM圖像行緩存控制器?？刂破髦饕ǎ盒惺鼓茏R(shí)別、內(nèi)部RAM,ECC糾錯(cuò)編解碼等模塊。各通道行使能信號(hào)有效后各通道數(shù)據(jù)先以乒乓操作的方式存入內(nèi)部RAM中，然后在刷新操作的驅(qū)動(dòng)下分6次讀取(每次讀取507個(gè)數(shù)據(jù))RAM中的數(shù)據(jù)進(jìn)行ECC編碼后存入SDRAM中。為了提高數(shù)據(jù)讀取的可靠性，考慮SDRAM緩存數(shù)據(jù)量相對(duì)小，但緩存輸出時(shí)鐘頻率較高，本文采用(6,8)碼糾錯(cuò)算法進(jìn)行ECC編碼。

圖像壓縮單元中，1片壓縮芯片負(fù)責(zé)處理2片CCD圖像，每片壓縮芯片需要2片SDRAM緩存128行圖像。2片CCD的8個(gè)通道行頻不同，每行的有效像素?cái)?shù)據(jù)是不同時(shí)到達(dá)的，本文采用仲裁策略SDRAM控制器。如圖1中所示SDRAM圖像幀緩存控制器。其中，中斷仲裁單元包括通道中斷表建立和仲裁單元。該單元主要完成負(fù)責(zé)檢測(cè)不同通道的行使能信號(hào)，根據(jù)先后到的通道，把其序號(hào)存入中斷表中。然后根據(jù)中斷表采用分次存儲(chǔ)和行激活仲裁處理策略將數(shù)據(jù)寫(xiě)入SDRAM中。本文根據(jù)該單元中SDRAM緩存數(shù)據(jù)量相對(duì)大，但緩存輸出時(shí)鐘頻率較低，采用RS碼糾錯(cuò)算法進(jìn)行ECC編碼。

3 關(guān)鍵技術(shù)

3.1 (6,8)碼糾錯(cuò)算法

空間環(huán)境的輻射可能導(dǎo)致存儲(chǔ)器翻轉(zhuǎn)，即單粒子翻轉(zhuǎn)導(dǎo)致差錯(cuò)。SDRAM緩存一行圖像數(shù)據(jù)后某比特出現(xiàn)單粒子翻轉(zhuǎn)現(xiàn)象時(shí)，如果沒(méi)有糾錯(cuò)編碼，將導(dǎo)致圖像發(fā)生差錯(cuò)。為了提高數(shù)據(jù)單粒子翻轉(zhuǎn)糾錯(cuò)能力，權(quán)衡糾錯(cuò)碼算法計(jì)算速度，本文提出一種(6,8)碼的SDRAM糾錯(cuò)算法。

(6,8)碼糾錯(cuò)方法是采用小步長(zhǎng)數(shù)據(jù)范圍進(jìn)行糾錯(cuò)編碼策略。本文采用每16像素?cái)?shù)據(jù)為一組進(jìn)行糾錯(cuò)編碼。12 bit的CCD圖像數(shù)據(jù)添“0”成為16 bit，將16 bit分為高字節(jié)和低字節(jié)分別進(jìn)行糾錯(cuò)編碼。這樣可以把16 byte數(shù)據(jù)看成16×8的矩陣，矩陣的每個(gè)元素表示一個(gè)比特位。矩陣進(jìn)行編碼后分別生成6 bit的列校驗(yàn)信息和8 bit的行校驗(yàn)信息，本文稱為(6,8)糾錯(cuò)碼。(6,8)碼的生成規(guī)則如圖2所示。

圖2 (6,8)糾錯(cuò)校驗(yàn)碼生成方法

圖中P1,P1',P2,P2',P4,P4'為列校驗(yàn)碼，P8,P8',P16,P16',P32,P32',P64,P64'為行校驗(yàn)碼。(6,8)編碼算法思想為：設(shè)待輸入編碼器的第n字節(jié)S為

列校驗(yàn)碼P和P'的生成計(jì)算方法為

行校驗(yàn)碼P和P'的生成計(jì)算方法為

其中“+”表示“位異或”操作。

下面說(shuō)明糾錯(cuò)算法如何檢測(cè)錯(cuò)誤并進(jìn)行糾正。每向 SDRAM 寫(xiě)入 16個(gè)像素?cái)?shù)據(jù)(以低字節(jié)為例)時(shí)，生成14 bit校驗(yàn)碼，寫(xiě)入507個(gè)像素?cái)?shù)據(jù)則生成56 byte的校驗(yàn)碼，稱為寫(xiě)校驗(yàn)碼。保存到Block RAM中。當(dāng)從SDRAM讀取數(shù)據(jù)時(shí)，每讀取16個(gè)像素?cái)?shù)據(jù)對(duì)其進(jìn)行(6,8)編碼，生成14 bit校驗(yàn)碼，稱為讀校驗(yàn)碼。將從Block RAM中讀出的14 bit寫(xiě)校驗(yàn)碼與讀校驗(yàn)碼按位異或操作。結(jié)果會(huì)出現(xiàn) 3種情況：(1)全為“0”，則數(shù)據(jù)不存在錯(cuò)誤；(2)存在 7 bit為“1”，則存在一個(gè)比特錯(cuò)誤，且可以糾正；(3)只存在1 bit為1，則生成的校驗(yàn)碼出錯(cuò)，數(shù)據(jù)本身無(wú)錯(cuò)；(4)其他情況則出現(xiàn)多個(gè)錯(cuò)誤，不可糾正。通?？臻g環(huán)境會(huì)使SDRAM的某比特發(fā)生翻轉(zhuǎn)，而校驗(yàn)碼沒(méi)有保存其中，因此通常會(huì)出現(xiàn)(1)和(2)兩種情況。當(dāng)出現(xiàn)情況(2)時(shí)，由于發(fā)生單粒子翻轉(zhuǎn)的數(shù)據(jù)位在數(shù)據(jù)組中的字節(jié)偏移量為P64,P32,P16,P8。發(fā)生單粒子翻轉(zhuǎn)的數(shù)據(jù)位在所處的字節(jié)中的位偏移量為P4,P2,P1。因此，根據(jù)字節(jié)的偏移量和字節(jié)中的位偏移量就可以確定數(shù)據(jù)中發(fā)生的翻轉(zhuǎn)位，然后對(duì)其進(jìn)行糾正。

3.2 基于RS碼的糾錯(cuò)算法

本文提出的(6,8)糾錯(cuò)算法對(duì)于緩存小數(shù)據(jù)場(chǎng)合時(shí)，計(jì)算速度快、實(shí)現(xiàn)簡(jiǎn)單、糾錯(cuò)能力強(qiáng)。對(duì)于緩存大數(shù)據(jù)場(chǎng)合時(shí)(6,8)糾錯(cuò)算法生成的校驗(yàn)碼占用內(nèi)存較大，如緩存3000×128的圖像時(shí)生成84 kB的校驗(yàn)碼。本文針對(duì)緩存大數(shù)據(jù)場(chǎng)合提出一種基于RS(143,127)和 RS(142,126)碼的 SDRAM 糾錯(cuò)算法。

通常RS碼[3]定義為：在有限域GF(q)(q≠2)上，碼長(zhǎng)n=q-1的本原BCH碼。其碼元符號(hào)與生成多項(xiàng)式的根都是GF(q)上的元素。具有以下特性：

式中m為符號(hào)比特?cái)?shù)；n為RS碼長(zhǎng)；k為信息長(zhǎng)度；t為可糾錯(cuò)碼元數(shù)；dmin最小碼距離。此RS碼是1個(gè)可在n碼字上糾正t碼字或更少錯(cuò)誤的RS碼。根據(jù)SDRAM(以MT48LCM16A2為例)特點(diǎn)及緩存圖像大小要求，將SDRAM每列緩存的數(shù)據(jù)分為4塊，每塊的高低字節(jié)分別獨(dú)立編碼，前3塊每塊為127 B，剩余126 B作為1塊。為了使糾錯(cuò)能力與(6,8)糾錯(cuò)算法相同。所以設(shè)計(jì)t1=8，待編碼元k1=127，總長(zhǎng)n1=143的RS(143,127)碼，以及t2=8，待編碼元k2=126，總長(zhǎng)n2=142的RS(142,126)碼。由于 27-1

RS(255,239)編碼算法思想為：根據(jù)有限域性質(zhì)[4]求得 GF(28)上本原多項(xiàng)式F(x)，由F(x)求出GF(28)域的全部元素編碼表。由編碼表得出生成多項(xiàng)式為

設(shè)待輸入編碼器的碼字多項(xiàng)式為D(x)(共k位)，產(chǎn)生的校驗(yàn)元為R(x)(共n-k=16)，則編碼后碼多項(xiàng)式C(x)可表示為C(x)=xn-kD(x)+R(x)，求出R(x)便完成了編碼。由于碼多項(xiàng)式C(x)是g(x)的倍式，易得R(x)=xn-kD(x)modg(x)。

3.3 SDRAM糾錯(cuò)譯碼算法

RS譯碼算法的整體結(jié)構(gòu)圖參考文獻(xiàn)[5]，這里不再贅述。RS(255,239)譯碼算法思想如下：

(1)由輸入譯碼器的R(x)求伴隨式S(x)。設(shè)R(x)，伴隨矩陣S=RHT，其中，H為校驗(yàn)矩陣。得到伴隨式系數(shù)

若采用式(16)計(jì)算任意sk要進(jìn)行254次加法和255×(255-1)/2=32385次乘法，計(jì)算量較大。本文采用一種改進(jìn)辦法即將式(16)轉(zhuǎn)換為

則乘法運(yùn)算減為254次。

(2)由伴隨式求錯(cuò)誤位置多項(xiàng)式σ(x)和錯(cuò)誤值多項(xiàng)式ω(x)。目前比較成熟的方法有：BM算法[6]，Euclid算法[7]和PGZ算法[8]。PGZ算法無(wú)快速遞歸法，不易于硬件實(shí)現(xiàn)。Euclid算法需要保存大量的中間量，占用大量存儲(chǔ)空間。BM算法是迭代算法，極大地加快了求σ(x)的速度，且易于用FPGA實(shí)現(xiàn)。權(quán)衡考慮速度和資源問(wèn)題，本文采用BM算法并對(duì)其進(jìn)行改進(jìn)。

在BM算法中要用到有限域元素求逆運(yùn)算，會(huì)大大增加邏輯資源用量，并使系統(tǒng)速度受限。所以對(duì)該算法進(jìn)行改進(jìn)。具體改進(jìn)如下：

循環(huán)迭代：定義

以上循環(huán)迭代經(jīng)過(guò) 2t(t=3)次迭代后得到σ(2t)(x)和ω(2t)(x)，即為所求的σ(x)和ω(x)。改進(jìn)的 BM 算法中沒(méi)有用到有限域求逆運(yùn)算，這樣就能簡(jiǎn)潔快速地完成求解運(yùn)算，能減少大量的時(shí)鐘周期。

(3)通過(guò)計(jì)算σ(x)在 GF(28)中所有元素的值從而找出錯(cuò)誤位置多項(xiàng)式的根，即依次將αi(0 ≤i≤254)代入σ(x)。若σ(αi)=0，則第i位出現(xiàn)誤碼，α255-i為錯(cuò)誤位置。將錯(cuò)誤位置α255-i和錯(cuò)誤估值多項(xiàng)式ω(x)代入Forney[8]公式求出錯(cuò)誤值ei。算出錯(cuò)誤位置和錯(cuò)誤值之后，錯(cuò)誤值與對(duì)應(yīng)錯(cuò)誤位置的碼元異或便可得到糾錯(cuò)之后的碼元。

4 測(cè)試實(shí)驗(yàn)與結(jié)果

4.1 實(shí)驗(yàn)方案

為了測(cè)試SDRAM控制器工作性能使用了主研發(fā)的地面檢測(cè)設(shè)備，實(shí)驗(yàn)系統(tǒng)如圖3所示。服務(wù)器向圖像模擬源注入各種測(cè)試圖像，圖像模擬源對(duì)圖像進(jìn)行調(diào)整后發(fā)送至圖像緩存系統(tǒng)。圖像緩存系統(tǒng)為圖1所示的系統(tǒng)，圖像緩存系統(tǒng)對(duì)測(cè)試圖像進(jìn)行緩存后發(fā)送至地面相機(jī)檢測(cè)設(shè)備中，地面相機(jī)檢測(cè)設(shè)備進(jìn)行觀察圖像，并進(jìn)行緩存性能分析。另外，為了測(cè)試和仿真SDRAM控制器中相應(yīng)模塊性能，本文采用Verilog HDL設(shè)計(jì)整個(gè)SDRAM控制器和SDRAM 控制器的寄存器傳輸級(jí)(RTL)模型。仿真試驗(yàn)在 Xilinx ISE 8.2i軟件平臺(tái)上并調(diào)用ModelSim SE 6.1f 完成。

圖3 實(shí)驗(yàn)系統(tǒng)結(jié)構(gòu)

4.2 SDRAM緩存實(shí)驗(yàn)驗(yàn)證

為了驗(yàn)證SDRAM控制器整體工作性能，圖像模擬源向圖像緩存系統(tǒng)發(fā)送自校測(cè)試圖形，并加入單粒子翻轉(zhuǎn)事件，測(cè)試自校圖形經(jīng)編碼、SDRAM緩存，然后讀取 SDRAM 圖像、糾錯(cuò)譯碼后通過(guò)Camera Link傳到PC機(jī)上，得到如圖4(c)和4(d)所示，測(cè)試自校圖形不加入和加入單粒子翻轉(zhuǎn)事件，不經(jīng)過(guò)緩存直接傳到PC機(jī)上得到如圖4(a)和4(b)所示。

圖4 系統(tǒng)實(shí)驗(yàn)結(jié)果

取20組如圖4所示的圖像，并對(duì)各組圖像的數(shù)碼值進(jìn)行比較。計(jì)算方法借鑒數(shù)學(xué)上衡量保真度的均方根誤差公式：

其中p(x,y)為圖4(a)數(shù)碼值，q(x,y)為圖4(c)和4(d)數(shù)碼值，M為CCD像元數(shù)，N為掃描行數(shù)。由式(22)算得20組圖像的均方根誤差erms均等于0，可見(jiàn)SDRAM控制器可以穩(wěn)定可靠的工作。

本文在SDRAM控制器中引入了提出的兩種糾錯(cuò)算法，與目前現(xiàn)有SDRAM控制器糾錯(cuò)能力比較如表1所示?？梢?jiàn)。本文提出的兩種糾錯(cuò)算法可以大幅度地提高SDRAM環(huán)存儲(chǔ)數(shù)據(jù)的可靠性。

表1 糾錯(cuò)能力比較

本文提出的兩種控制器在Xilinx生產(chǎn)的Virtex-2 Pro平臺(tái)的XC2VP40下進(jìn)行綜合得到：(1)(6,8)算法控制器 LUT占用率為：5122/38784(13%),BRAM占用率為27/192(14%); (2)RS碼算法控制器LUT占用率為：8116/38784(20%),BRAM占用率為 46/192(23%)。另外，筆者針對(duì)本文提出的兩種控制器進(jìn)行了實(shí)際的讀寫(xiě)強(qiáng)度測(cè)試，得出在SDRAM最大工作頻率為133 MHz下，控制器工作頻率能夠達(dá)到131 MHz。在軌道平均高度下，正常工作時(shí)，設(shè)行頻為f，處理通道數(shù)為n，每通道像元數(shù)為p,A/D轉(zhuǎn)換位數(shù)為k，則SDRAM控制器存儲(chǔ)數(shù)據(jù)吞吐率s為

其中k=12,p=3000,f=7.06 kHz，對(duì)于行使能驅(qū)動(dòng)控制器n=4，求得s=127.08 MBps，對(duì)于仲裁SDRAM控制器由于受壓縮芯片輸入速率限制，只需緩存2通道的數(shù)據(jù)，即n=2，求得s=63.54 MBps。當(dāng)不受限制時(shí)該控制器平均可以處理 4.4通道數(shù)據(jù)，即數(shù)據(jù)吞吐率可達(dá)到 139.788 MBps。與其他SDRAM控制器實(shí)際最大工作頻率和數(shù)據(jù)吞吐率比較如表2所示。

表2 SDRAM控制器工作性能比較

5 結(jié)論

本文提出的基于行使能驅(qū)動(dòng)和基于仲裁策略的SDRAM控制器，提高了單行CCD圖像緩存操作效率，解決了由于行頻可變性導(dǎo)致圖像緩存復(fù)雜的問(wèn)題。提出的(6,8)糾錯(cuò)算法和RS碼糾錯(cuò)算法突破了傳統(tǒng)SDRAM控制器中糾錯(cuò)算法為零的現(xiàn)狀，不僅計(jì)算速度快，而且不影響SDRAM操作速度，提高了SDRAM緩存數(shù)據(jù)的可靠性。結(jié)果表明，兩種控制器工作頻率能夠達(dá)131 MHz，正常工作時(shí)，行使能驅(qū)動(dòng)控制器存取速度達(dá)到127.08 MBps，仲裁策略控制器存取速度達(dá)到139.788 MBps，兩種糾錯(cuò)算法在507 B/row內(nèi)可以糾正32 b錯(cuò)誤?；緷M足空間相機(jī)中的穩(wěn)定可靠、高效率的緩存圖像要求。為空間相機(jī)的圖像緩存提供了一種很好的解決方案。

[1]王磊,吳家驥,白靜.基于整型可逆時(shí)域交疊變換的遙感圖像壓縮[J].光子學(xué)報(bào),2010,39(12): 2251-2256.Wang Lei,Wu Jia-ji,and Bai Jing.Remote sensing image compression based on reversible integer time domain lapped transform[J].Acta Photonica Sinica,2010,39(12):2251-2256.

[2]趙強(qiáng),羅嶸,王蕙,等.用于HDTV視頻解碼器的高性能SDRAM控制器[J].電子與信息學(xué)報(bào),2007,29(6): 1332-1337.Zhao Qiang,Luo Rong,Wang Hui,et al..High performance SDRAM controller design for HDTV video decoder[J].Journal of Electronics＆Information Technology,2007,29(6):1332-1337.

[3]Xiao Y,Luo C,and Yang C.The comparative analysis of LDPC and RS code[C].IEEE Conference on Consumer Electronics,Communications and Networks(CECNET),Xianning,China,April 2011: 4510-4513.

[4]于湘珍,劉軍,王秋娟.RS碼在漢信碼中的糾錯(cuò)性能分析及仿真[J].南京理工大學(xué)學(xué)報(bào)(自然科學(xué)版),2011,35(1):42-46.Yu Xiang-zhen,Liu Jun,and Wang Qiu-juan.Analysis and simulation on error correcting performance of RS code in chinese sensible code[J].Journal of Nanjing University of Science and Technology(Natural Science),2011,35(1):42-46.

[5]Lee H.High speed VLSI architecture for Reed Solomon decoder[J].IEEE Transactions on Very Large Scale Integration(VLSI)System,2003,11(2): 288-294.

[6]Berlekamp E R.Algebraic Coding Theory[M].New York:McGraw Hill,1968: 118-125.

[7]Baek J H and Sunwoo M H.New degree computation-less modified Euclid algorithm and architecture for Reed Solomon decoder[J].IEEE Transactions on Very Large Scale Integration(VLSI)System,2006,14(8): 915-920.

[8]劉悅,劉明業(yè),尚振宏.RS(255,223)碼的編譯碼軟件實(shí)現(xiàn)[J].計(jì)算機(jī)應(yīng)用與軟件,2006,23(11): 47-49.Liu Yue,Liu Ming-ye,and Shang Zhen-hong.A software implementation of encoding and decoding for RS (255,223)[J].Computer Applications and Software,2006,23(11):47-49.

[9]馬靈,楊俊峰,宋克柱,等.地震數(shù)據(jù)采集中基于FPGA的多DDR SDRAM控制器設(shè)計(jì)[J].中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào),2010,40(9): 939-945.Ma Ling,Yang Jun-feng,Song Ke-zhu,et al..A design of multiple DDR SDRAM controllers based on FPGA in a seismic data acquisition system[J].Journal of University of Science and Technology of China,2010,40(9): 939-945.

[10]司孝平.基于SDRAM的FPGA實(shí)時(shí)圖像采集系統(tǒng)的設(shè)計(jì)[J].西南大學(xué)學(xué)報(bào),2011,33(1): 128-132.Si Xiao-ping.Design of an SDRAM-based FPGA real-time image acquisition system[J].Journal of Southwest University(Natural Science Edition),2011,33(1): 128-132.

[11]劉正,黃戰(zhàn)華,劉書(shū)桂.基于 SDRAM 的高分辨力高速圖像緩存[J].光學(xué)儀器,2006,28(6): 49-53.Liu Zheng,Huang Zhan-hua,and Liu Shu-gui.Highresolution high-speed image buffering using SDRAM[J].Optical Instruments,2006,28(6): 49-53.