王 青 王紹權(quán) 黃秋華 陳秀玲 徐 申 孫偉鋒 時(shí)龍興

(東南大學(xué)國家專用集成電路系統(tǒng)工程技術(shù)研究中心，南京 210096)

一種數(shù)字控制可變輸出DC－DC轉(zhuǎn)換器的設(shè)計(jì)

王 青 王紹權(quán) 黃秋華 陳秀玲 徐 申 孫偉鋒 時(shí)龍興

(東南大學(xué)國家專用集成電路系統(tǒng)工程技術(shù)研究中心，南京 210096)

針對SoC中的動態(tài)電壓調(diào)節(jié)技術(shù)，設(shè)計(jì)了一款可變輸出的數(shù)字控制Buck型DC－DC變換器.首先，采用基于系統(tǒng)模型的軌跡預(yù)測方法，根據(jù)當(dāng)前開關(guān)周期電感電流和輸出電壓的采樣值，并基于電感、電容的儲能特性，預(yù)測出下一開關(guān)周期的電感電流和輸出電壓值;然后，將此預(yù)測值代替實(shí)際采樣值，補(bǔ)償環(huán)路時(shí)延，提高瞬態(tài)響應(yīng).此外，采用多采樣技術(shù)減弱隨機(jī)噪聲的影響.本設(shè)計(jì)采用SMIC 65 nm工藝實(shí)現(xiàn).測試結(jié)果表明，當(dāng)仿真預(yù)測值與實(shí)際采樣值之間的最大偏差小于15 mV時(shí)，輸出電壓的穩(wěn)態(tài)誤差可控制在5 mV內(nèi).負(fù)載和參考電壓變化時(shí)，輸出電壓的瞬態(tài)響應(yīng)時(shí)間分別為122.3和476.1 μs，電源調(diào)整率為14.37%.

DC－DC轉(zhuǎn)換器;數(shù)字控制;預(yù)測算法;多采樣;可變輸出

在電子產(chǎn)品領(lǐng)域中，便攜式產(chǎn)品發(fā)展迅速，隨著其處理能力的提高，新功能不斷涌現(xiàn)，隨之造成的缺點(diǎn)是系統(tǒng)面積增大、功耗增加.提高系統(tǒng)集成度、降低系統(tǒng)功耗成為設(shè)計(jì)中重點(diǎn)關(guān)注的問題.電源芯片作為便攜式產(chǎn)品的主要組成部分，同樣面臨這方面的挑戰(zhàn)［1］.

在電源管理芯片的效率幾乎被開發(fā)至極限的情況下，提高效率的設(shè)計(jì)重點(diǎn)已經(jīng)從電源轉(zhuǎn)換環(huán)節(jié)過渡到負(fù)載環(huán)節(jié).目前市場上出售的供移動設(shè)備使用的SoC均具備了動態(tài)電壓調(diào)制(DVS)的降耗技術(shù)，作為配套的電源轉(zhuǎn)換器也被要求能夠在多個(gè)輸出電壓值之間快速切換.將電源芯片與一些常規(guī)功能器件(如充電器、比較器等)集成在同一顆芯片內(nèi)，已成為便攜式電源芯片發(fā)展的一個(gè)方向，一些深入定制的客戶化電源芯片可以與主機(jī)系統(tǒng)實(shí)現(xiàn)片上集成.隨著工藝尺寸的縮小，數(shù)字電源在集成度方面的優(yōu)勢顯著，在納米尺度下設(shè)計(jì)障礙更小、工藝移植性更好，因而成為電源發(fā)展的新方向［1－2］.

本文針對帶有DVS功能的SoC系統(tǒng)中的電源轉(zhuǎn)換器，設(shè)計(jì)了一款可變輸出的數(shù)字控制Buck型DC－DC變換器，為了抑制數(shù)字調(diào)制過程中固有時(shí)滯對瞬態(tài)響應(yīng)的影響，提出了基于拓?fù)潆娐方Y(jié)構(gòu)的預(yù)測方法.同時(shí)，為了避免常規(guī)采樣控制策略不能有效獲得隨機(jī)擾動信息的局限，采用多采樣技術(shù)針對擾動進(jìn)行相應(yīng)的調(diào)整，加快調(diào)制速度.

1 可變輸出數(shù)控轉(zhuǎn)換器的工作原理

圖1為本設(shè)計(jì)中數(shù)字控制Buck型DC－DC轉(zhuǎn)換器的結(jié)構(gòu)框圖.采用全集成設(shè)計(jì)方案，控制器的主體由模數(shù)轉(zhuǎn)換器(ADC)、離散補(bǔ)償器和數(shù)字脈寬調(diào)制器(DPWM)3個(gè)部分組成［3-4］.輸出電壓Vout(t)經(jīng)電阻分壓后的值Vfb(t)被ADC采樣，并轉(zhuǎn)換成數(shù)字離散信號Vfb［n］.將該離散信號與預(yù)設(shè)的參考信號Vref［n］進(jìn)行比較，得到的誤差信號e［n］作為補(bǔ)償器的輸入.補(bǔ)償器輸出占空比控制命令d［n］以控制DPWM 電路產(chǎn)生所需要的一系列占空比值d(t).本設(shè)計(jì)中模擬部分和數(shù)字部分分別使用了不同的電壓域，因此采用內(nèi)嵌低壓差線性穩(wěn)壓器，將模擬電壓域轉(zhuǎn)換為數(shù)字電壓域，并用電平移位電路作為模數(shù)電路信號交界面的接口電路.

電源轉(zhuǎn)換器的輸出電壓為0.6～1.5 V，調(diào)節(jié)步長為25 mV，因此ADC需要具有較大的線性量化范圍及較高的轉(zhuǎn)換精度.本文設(shè)計(jì)了功耗較低的逐次逼近型6 bit ADC.為避免數(shù)字電源中由于ADC和DPWM量化不匹配造成的極限環(huán)振蕩［5-6］，設(shè)計(jì)中DPWM 的分辨率大于ADC的分辨率，并選擇了 9 bit振蕩環(huán)結(jié)構(gòu)［7］.

圖1 數(shù)字控制Buck型DC-DC轉(zhuǎn)換器的結(jié)構(gòu)框圖

2 快速響應(yīng)的數(shù)據(jù)控制策略

數(shù)字電源系統(tǒng)屬于純滯后系統(tǒng)，反饋環(huán)路中采樣量化、數(shù)據(jù)處理等步驟會造成不可忽略的時(shí)間延遲，尤其是在高開關(guān)頻率的系統(tǒng)中，該時(shí)延對系統(tǒng)瞬態(tài)性能的影響更加明顯.具有輸出電壓實(shí)時(shí)可調(diào)功能的電源要求根據(jù)處理器發(fā)出的控制命令在最小的延時(shí)時(shí)間內(nèi)調(diào)節(jié)輸出電壓至新的值.環(huán)路時(shí)延是數(shù)字控制系統(tǒng)中的固有缺陷，制約著開關(guān)變換器的瞬態(tài)響應(yīng).因此，環(huán)路時(shí)延的研究對于數(shù)字控制技術(shù)在高性能 DC－DC變換器的應(yīng)用有重要影響［8-10］.

改善DC－DC轉(zhuǎn)換器瞬態(tài)響應(yīng)的最簡單的方法是改變功率級電路的參數(shù)(如開關(guān)頻率或輸出濾波器的參數(shù)).但是這種方法不僅會帶來器件成本的增加，還會導(dǎo)致效率的降低［11］.因此，控制器瞬態(tài)響應(yīng)速度的優(yōu)劣是設(shè)計(jì)的關(guān)鍵所在.在數(shù)字控制開關(guān)電源中，可以借助數(shù)字電路強(qiáng)大的計(jì)算能力，利用非線性控制方法，對響應(yīng)時(shí)間進(jìn)行優(yōu)化，從而實(shí)現(xiàn)接近最優(yōu)的瞬態(tài)響應(yīng)［12-13］.

2.1 預(yù)測算法

根據(jù)電源系統(tǒng)當(dāng)前的狀態(tài)及系統(tǒng)需要達(dá)到的狀態(tài)，利用電感、電容儲能元件的特性，可以提前計(jì)算出后面幾個(gè)周期所需控制量的值，達(dá)到補(bǔ)償環(huán)路時(shí)延的目的.以圖1所示的同步整流Buck型DC－DC轉(zhuǎn)換器拓?fù)浣Y(jié)構(gòu)為例，電路工作在連續(xù)電流模式下，假設(shè)各元件均為理想元件，則電感電流的關(guān)系為

式中，L為輸出濾波器中的電感;IL為流過電感的電流;VL為電感兩端的電壓;Ts為開關(guān)周期;D為本周期內(nèi)的占空比.

由式(1)可知，如果已知一個(gè)周期開始時(shí)刻的IL，Vout以及該周期的開關(guān)管占空比D，通過設(shè)定合適的插值點(diǎn)個(gè)數(shù)N，即可對系統(tǒng)運(yùn)行變化做出準(zhǔn)確的擬合，預(yù)測出下一周期開始時(shí)刻的對應(yīng)值.

輸出電壓的變化主要是受輸出端電容的充放電直接影響的.設(shè)每周期開始時(shí)刻采樣的電感電流和輸出電壓值分別為IL［k］和Vout［k］，則下一個(gè)插值點(diǎn)的輸出電壓Vout［k+1］可表示為

式中，C為輸出濾波器中的電容;IC為流過電容的電流;tstep=Ts/N.此時(shí)，電感電流IL［k+1］可由式(1)計(jì)算得到，即

按上述步驟，重復(fù)計(jì)算N+1次后即可預(yù)測得到下一個(gè)開關(guān)周期的電感電流和負(fù)載電壓，完成預(yù)測工作.在控制策略模塊中，利用預(yù)測值代替實(shí)際采樣值，從而克服環(huán)路時(shí)延.為了避免預(yù)測誤差累積，每個(gè)開關(guān)周期起始時(shí)均采用新采樣值對預(yù)測值進(jìn)行修正，以降低系統(tǒng)的發(fā)散速率.

應(yīng)用Matlab軟件對本設(shè)計(jì)進(jìn)行驗(yàn)證，設(shè)置2種不同的插值點(diǎn)個(gè)數(shù)(512和16)進(jìn)行仿真，輸出電壓的局部放大波形如圖2所示.圖中，基準(zhǔn)線表示實(shí)際輸出電壓的波形曲線.由圖可知，2種插值點(diǎn)算法得到的預(yù)測值與實(shí)際電壓的偏差小于15 mV，插值點(diǎn)個(gè)數(shù)越多，預(yù)測結(jié)果越接近實(shí)際情況.本設(shè)計(jì)中設(shè)定了16個(gè)插值點(diǎn)，實(shí)驗(yàn)結(jié)果表明，系統(tǒng)性能良好，且計(jì)算量僅為設(shè)定512個(gè)插值點(diǎn)時(shí)的1/32.需要注意的是，本設(shè)計(jì)是利用電感和電容的儲能特性進(jìn)行預(yù)測的，對功率級參數(shù)的準(zhǔn)確度比較敏感.加入預(yù)測算法會增加系統(tǒng)的動態(tài)功耗，功耗值與插值點(diǎn)個(gè)數(shù)成正比.

圖2 輸出電壓與多種預(yù)測方法的比較

2.2 多采樣技術(shù)

常見的數(shù)字電源控制中，在每個(gè)開關(guān)周期內(nèi)執(zhí)行一次采樣操作［2-3，6］.然而，擾動隨機(jī)出現(xiàn)后，若本次采樣不能獲得擾動信息，則要到下一個(gè)周期采樣時(shí)才能被檢測到.設(shè)擾動從出現(xiàn)至被檢測到的最大延時(shí)為Ts，此時(shí)實(shí)際系統(tǒng)狀態(tài)變量已經(jīng)發(fā)生了改變.所采樣的信號中如果存在噪聲尖峰，則會降低量化器的有效分辨位數(shù).因此，為了減弱環(huán)路時(shí)延對瞬態(tài)響應(yīng)的影響，在設(shè)計(jì)時(shí)除了嚴(yán)格控制信號時(shí)序之外，還可以利用多采樣技術(shù)［14］，在一個(gè)開關(guān)周期中等時(shí)間間隔采樣K次，將擾動的最大延時(shí)縮短為Ts/K.用多次采樣的平均值代替瞬時(shí)值，消除噪聲毛刺的影響.多采樣技術(shù)已廣泛應(yīng)用于在逆變器等領(lǐng)域中［15］.

本設(shè)計(jì)中，對4次ADC處理值取平均值，并將其送入PID補(bǔ)償器，PWM在下個(gè)開關(guān)周期得到實(shí)現(xiàn).控制回路從最后一次ADC采樣到PWM信號輸出延遲了0.75DTs，此時(shí)延作為純相位滯后進(jìn)行補(bǔ)償.

利用Matlab軟件仿真得到負(fù)載發(fā)生變化時(shí)輸出電壓響應(yīng)變化的局部放大波形圖(見圖3).由圖可知，當(dāng)負(fù)載電流由0.1 A突變至0.3 A時(shí)，單采樣系統(tǒng)的輸出電壓經(jīng)過約10 μs重新達(dá)到平衡值，而多采樣系統(tǒng)經(jīng)過約7 μs即可恢復(fù)平衡，并且其過充電壓較單采樣系統(tǒng)減小約10 mV.

圖3 2種采樣處理系統(tǒng)輸出的比較

3 實(shí)驗(yàn)結(jié)果與討論

本文設(shè)計(jì)了一種具有可調(diào)輸出的數(shù)字控制DC－DC轉(zhuǎn)換器.采用SMIC 65 nm CMOS工藝進(jìn)行驗(yàn)證，符合SoC的主流工藝，便于實(shí)現(xiàn)片上集成.設(shè)計(jì)指標(biāo)如下:輸入電壓為2.2～2.7 V，輸出電壓為0.75～2.15 V，每次最小調(diào)整步長約為22 mV，最大負(fù)載電流為100 mA，開關(guān)頻率為1.5 MHz，輸出濾波器中的電感值為22 μH，電容值為2.2 μF.芯片核心電路面積約為0.063 56 mm2(見圖4).由于實(shí)際芯片含有多層冗余金屬，電路顯微照片模糊，因此采用版圖示意.

圖4 芯片布局圖(版圖)

設(shè)定Vin=2.5 V，Vout=1 V，Iout=50 mA，系統(tǒng)軟啟動時(shí)輸出電壓和電感電流的響應(yīng)曲線見圖5.由圖可知，輸出電壓穩(wěn)定時(shí)間約為1.02 ms，浪涌電流最大值為92.7 mA，輸出電壓的穩(wěn)定值約為1.004 2 V，紋波約為24 mV，存在5 mV左右的穩(wěn)態(tài)偏差.

圖5 系統(tǒng)軟啟動時(shí)Vout和IL的波形形

圖6 輸入電壓變化時(shí)的輸出響應(yīng)波形圖

圖7 負(fù)載電流變化時(shí)的輸出響應(yīng)波形圖

圖8 基準(zhǔn)電壓變化時(shí)的輸出響應(yīng)波形圖

圖6～圖8分別為輸入電壓、負(fù)載電流和參考基準(zhǔn)電壓發(fā)生變化時(shí)的輸出電壓響應(yīng)波形.由圖可知，當(dāng)輸入電壓從2.2 V變?yōu)?.7 V時(shí)，輸出電壓最大過沖為186.8 mV，恢復(fù)時(shí)間為1.103 ms，電源調(diào)整率約為14.37%.當(dāng)負(fù)載電流由55 mA變?yōu)? mA時(shí)，輸出電壓存在約114 mV的過沖，恢復(fù)時(shí)間為122.3 μs.當(dāng)參考基準(zhǔn)電壓由2.12 V變?yōu)?.15 V時(shí)，對應(yīng)的輸出電壓穩(wěn)態(tài)值分別為2.124 0和1.151 1 V，調(diào)整時(shí)間為476.1 μs.

4 結(jié)語

本文針對SoC中DVS技術(shù)的需求，設(shè)計(jì)了一種數(shù)字控制可變輸出的Buck型DC－DC轉(zhuǎn)換器，并且為了便于與SoC系統(tǒng)片上集成，采用了深亞微米工藝.為了提高瞬態(tài)響應(yīng)速度，削弱數(shù)字電路固有的時(shí)延影響，采用了一種基于拓?fù)潆娐方Y(jié)構(gòu)的預(yù)測補(bǔ)償方法，通過對輸出電壓和電感電流的軌跡進(jìn)行預(yù)判，提前給出下一步的控制變量，達(dá)到補(bǔ)償環(huán)路時(shí)延的目的.測試結(jié)果表明，所設(shè)計(jì)的數(shù)字控制開關(guān)電源在輸入電壓、負(fù)載電流變化時(shí)均具有良好的抗擾能力，在輸出電壓調(diào)整參考值變化時(shí)也能夠很好地跟隨調(diào)整.然而，該算法的微調(diào)能力欠佳，輸出電壓具有穩(wěn)態(tài)誤差，因此下一步的研究重點(diǎn)是提高補(bǔ)償算法的微調(diào)能力.

［1］鐘建鵬.便攜式產(chǎn)品面臨的 PMIC設(shè)計(jì)挑戰(zhàn)［EB/OL］.(2011－06－01)［2012－01－15］.http://www.eetchina.com/ART－8800 643569－628868－TA－5c9ddb4e.HTM.

［2］ Manh V V.An integrated high efficiency DC－DC converter in 65nm CMOS［D］.Link?ping，?sterg?tland，Sweden:DepartmentofElectricalEngineering of Link?pings University，2010.

［3］ ProdiA.Digital control of switching converters design and VLSI/DSP implementation［D］.Boulder，Colorado，USA:Department of Engineering，Electronics and Electrical of University of Colorado at Boulder，2003.

［4］Prodic A，Maksimovic D，Erickson R W.Design and implementation of a digital PWM controller for a highfrequency switching DC－DC power converter［C］//Proceedings of the27th Annual Conference of2001IEEE IndustrialElectronicsSociety. Denver， Colorado，USA，2001:893－898.

［5］ Lorch J R.Operating systems techniques for reducing processor energy consumption［D］.Berkeley，California，USA:Department of Engineering，Electronics and Electrical of University of California at Berkeley，2001.

［6］ Al－Hoor W，Abu－Qahouq J，Huang L，et al.Design considerations and dynamic technique for digitally controlled variable frequency DC－DC converter［C］//Proceedings of the38th Annual Power Electronics Specialists Conference.Orlando，F(xiàn)lorida，USA，2007:846－850.

［7］ Gao Y X，Zhang S F，Xu Y P，et al.Analysis and comparison of three implementation methodologies for high－resolution DPWM［C］//Proceedings of the3rd International Conference on Power Electronics Systems and Applications.Hong Kong，China，2009:1－7.

［8］ Bibian S，Jin H.Time delay compensation of digital control for switch mode DC power supplies using prediction techniques［J］.IEEE Transactions on Power Electronics，2000，15(5):835－842.

［9］ Feng G，Meyer E，Liu Y F.A new digital control algorithm to achieve optimal dynamic performance in DCDC converters［J］.IEEE Transactions on Power Electronics，2007，22(4):1489－1498.

［10］ Corradini L，Costabeber A，Mattavelli P，et al.Parameter－independent time－optimal digital control for point－of－load converters［J］.IEEE Transactions on Power Electronics，2009，24(10):2235－2248.

［11］ Meyer E，Zhang Z L，Liu Y F.An optimal control method for Buck converters using a practical capacitor charge balance technique［J］.IEEE Transactions on Power Electronics，2008，23(4):1802－1812.

［12］Corradini L，Costabeber A，Mattavelli P，et al.Time optimal，parameters－insensitive digital controller for VRM applications with adaptive voltage positioning［C］//Proceedings of the11th IEEE Workshop on Control and Modeling for Power Electronics.Zurich，Switzerland，2008:1－8.

［13］ Yousefzadeh V，Babazadeh A，Ramachandran B，et al.Proximate time－optimal digital control for DC－DC converters［C］//Proceedings of the38th Annual Power Electronics Specialists Conference.Orlando，F(xiàn)lorida，USA，2007:124－130.

［14］ Corradini L，Mattavelli P，Tedeschi E，et al.Highbandwidth multisampled digitally controlled DC－DC converters using ripple compensation［J］.IEEE Transactions on Industrial Electronics，2008，55(4):1501－1508.

［15］ Waler G R.Digitally－implemented nature any sampled PWM suitable for multilevel converter control［J］.IEEE Transactions on Power Electronics，2003，18(6):1322－1329.

Design of digital controlled DC-DC converter with variable output voltage

Wang QingWang Shaoquan Huang Qiuhua Chen XiulingXu Shen Sun WeifengShi Longxing

(National ASIC System Engineering Research Center，Southeast University，Nanjing 210096，China)

Aiming for the dynamic voltage scaling technology in SoC(system on chip)，a digital controlled DC－DC Buck converter with variable output voltage is designed.First，a trajectory prediction method based on system model is used.Based on the sampling values of the inductor current and the output voltage at the current switching cycle，the inductor current and the output voltage at the next switching cycle are predicted according to the characteristics of energy storage devices such as inductor and capacitor.Then，these predictive values are used to substitute the actual sample values，which can compensate the loop time delays and improve the transient responses.Besides，the multiple－sample technology is adopted to minimize the effect of random noise.The circuit is designed on the SMIC 65 nm process.The experimental results show that when the maximum deviation between the prediction values and the actual ones is less than 15 mV，the steady－state error of the output voltage can be controlled within 5 mV.When the load current and the reference voltage change，the transient response time of the output voltage are 122.3 and 476.1 μs，respectively.The line regulation is 14.37%.

DC－DC converter;digital control;prediction algorithm;multi－sampling;variable output

TN4

A

1001－0505(2012)06－1058－05

10.3969/j.issn.1001－0505.2012.06.007

2012－04－10.

王青(1981—)，女，博士生;時(shí)龍興(聯(lián)系人)，男，博士，教授，博士生導(dǎo)師，lxshi@seu.edu.cn.

江蘇省自然科學(xué)基金資助項(xiàng)目(BK2010167)、江蘇省“青藍(lán)工程”資助項(xiàng)目.

王青，王紹權(quán)，黃秋華，等.一種數(shù)字控制可變輸出DC－DC轉(zhuǎn)換器的設(shè)計(jì)［J］.東南大學(xué)學(xué)報(bào):自然科學(xué)版，2012，42(6):1058－1062.［doi:10.3969/j.issn.1001 －0505.2012.06.007］