中州大學(xué)工程技術(shù)學(xué)院 時(shí) 偉 陳 良

1.引言

在系統(tǒng)可編程模擬器件ispPAC（in-system Programmable Analog Circuit）是美國(guó)Lattice半導(dǎo)體公司推出的可編程產(chǎn)品，到目前為止已有5種芯片：ispPAC1O，ispPAC2O，ispPAC3O，ispPAC8O和ispPAC81[1]。與數(shù)字在系統(tǒng)可編程大規(guī)模集成電路一樣，ispPAC同樣具有在系統(tǒng)可編程技術(shù)的優(yōu)勢(shì)和特點(diǎn)，電路設(shè)計(jì)人員可通過(guò)開(kāi)發(fā)軟件在計(jì)算機(jī)上快速、便捷地進(jìn)行模擬電路設(shè)計(jì)與修改，對(duì)電路的特性可進(jìn)行仿真分析，然后用編程電纜將設(shè)計(jì)方案下載到芯片當(dāng)中。同時(shí)還可以對(duì)已經(jīng)裝配在印刷線路板上的ispPAC芯片進(jìn)行校驗(yàn)、修改或者重新設(shè)計(jì)。

把高集成度的精密模擬電路設(shè)計(jì)集成于單塊ispPAC芯片上，取代了由若干分立元件或傳統(tǒng)ASIC芯片所能實(shí)現(xiàn)的功能，具有開(kāi)發(fā)速度快，成本低，可靠性高與保密型強(qiáng)的特點(diǎn)[2]。其開(kāi)發(fā)軟件是基于Windows平臺(tái)的PAC Designer，目前版本為6.O，提供完整的設(shè)計(jì)和驗(yàn)證解決方案，支持ispPAC、ispClock和ispPower系列芯片開(kāi)發(fā)。

本文以PAC Designer為設(shè)計(jì)軟，以ispPAC2O為目標(biāo)芯片，介紹了一種精密整流電路的設(shè)計(jì)方法。將電路設(shè)計(jì)方案以單芯片實(shí)現(xiàn)，提高了電路的集成度和可靠性；對(duì)目標(biāo)芯片可重新編程以升級(jí)電路結(jié)構(gòu)，縮短了研制周期，降低了設(shè)計(jì)成本。

2.ispPAC20芯片的結(jié)構(gòu)

圖1 ispPAC20內(nèi)部結(jié)構(gòu)框圖

圖2 ispPAC20內(nèi)部結(jié)構(gòu)及整流電路編程實(shí)現(xiàn)圖

ispPAC2O芯片由兩個(gè)基本單元電路PAC塊、兩個(gè)比較器、一個(gè)8位的D/A轉(zhuǎn)換器、配置存儲(chǔ)器、參考電壓、自校正單元、模擬布線池和ISP接口所組成。其內(nèi)部結(jié)構(gòu)框圖如圖1所示。

ispPAC2O中有兩個(gè)PAC塊，PACblock1由兩個(gè)儀用放大器和一個(gè)輸出放大器組成、配以電阻和電容構(gòu)成一個(gè)真正的差分輸入、差分輸出的基本單元電路，如2圖所示。其中，儀用放大器IA1的輸入端連接二選一輸入選擇器，通過(guò)芯片的外部引腳MSEL來(lái)控制。當(dāng)MSEL為O時(shí)，端口a連接至IA1；當(dāng)MSEL為1時(shí)，端口b連接至IA1。IA1和IA2的增益調(diào)范圍在-1O～+1O之間，電路輸入阻抗為1O9，共模抑制比為69dB。輸出放大器OA1中的電容CF有128種值可供選擇，反饋電阻RF可以編程為連同或斷開(kāi)狀態(tài)。芯片中各基本單元通過(guò)模擬布線池（Analog Routing Pool）實(shí)現(xiàn)互聯(lián)，以組成各種復(fù)雜電路。

PACblock2與PACblock1的結(jié)構(gòu)基本相同，但I(xiàn)A4的增益范圍為-1O至-1，并為IA4增加了外部極性控制端PC。當(dāng)PC=1時(shí)，增益調(diào)整范圍為-1O至-1，當(dāng)PC=O時(shí)，增益調(diào)整范圍為+1O至+1。

DAC單元是一個(gè)8位電壓輸出的數(shù)字模擬轉(zhuǎn)換器。接口方式可自由選擇為8位的并行方式、串行JTAG尋址方式、串行SPI尋址方式。在串行方式中，數(shù)據(jù)的總長(zhǎng)度為8為，DO為數(shù)據(jù)的首位，D7處于數(shù)據(jù)的末位。DAC的輸出是完全差分形式，可以與芯片內(nèi)部的比較器或儀用放大器相連，也可以直接輸出。無(wú)論采用串行還是并行的方式，用戶(hù)都可以通過(guò)查詢(xún)芯片說(shuō)明的編碼數(shù)據(jù)進(jìn)行編程[3]。

在ispPAC2O中有兩個(gè)可編程的雙差分比較器，當(dāng)同相輸入電壓相對(duì)反向輸入電壓為正時(shí)，比較器的輸出為高電平，否則為低電平。比較器CP1的輸出可編程為直接輸出或以PC為時(shí)鐘的寄存器輸出兩種模式，且CP1和CP2的輸出端可作異或運(yùn)算或觸發(fā)器操作后在WINDOW端輸出信號(hào)。

另外，配置存儲(chǔ)器用于存放編程數(shù)據(jù)，參考電壓和自校正模塊完成電壓的分配和校正功能。

3.基于ispPAC20的精密整流電路設(shè)計(jì)

基于ispPAC2O的精密整流電路內(nèi)部編程結(jié)構(gòu)如圖2所示，電路工作時(shí)，需將輸入信號(hào)ui同時(shí)連接至IN2和IN3端，將比較器輸出CP1OUT由外部連接至極性控制端PC。

端口IN2編程為連接輸入儀用放大器IA4，IN3編程為連接比較器CP1，OUT2作為整流電路的輸出端。編程DAC編碼為8Oh，輸出模擬電壓OV，并編程連接至比較器CP1的反相輸入端作為閾值電壓，設(shè)置CP1為直接輸出模式（Direct）。編程IA4的增益為-1，OA2相關(guān)參數(shù)如圖2所示。

當(dāng)ui＞O時(shí)，比較器CP1的輸出CP1OUT為高電平，通過(guò)極性控制端PC的控制，則PAC block2輸出OUT2=-ui；當(dāng)ui＜O時(shí)，CP1OUT為低電平，則OUT2=+ui。即，OUT2=-|ui|，從而電路實(shí)現(xiàn)整流功能。

若將IA4的增益設(shè)置為K（調(diào)整范圍為-1O至-1），按圖2的方式進(jìn)行編程，則整流輸出端信號(hào)為OUT2=K|ui|

在PAC-Designer設(shè)計(jì)軟件中，選擇菜單Tools/Download，即可將所設(shè)計(jì)的電路方案編程下載到目標(biāo)芯片ispPAC2O中，并可進(jìn)行電路仿真和測(cè)試。

4.結(jié)束語(yǔ)

本文介紹了一種基于在系統(tǒng)可編程模擬器件ispPAC的精密整流電路設(shè)計(jì)方法，在ispPAC2O芯片上實(shí)現(xiàn)，將整個(gè)電路集成于一塊芯片中，提高了電路的集成度和可靠性。借助于開(kāi)發(fā)工具PAC-Designer，可隨時(shí)對(duì)芯片進(jìn)行重新編程以升級(jí)電路結(jié)構(gòu)，提高了電路設(shè)計(jì)的效率，降低了設(shè)計(jì)成本。

[1]王成華,蔣愛(ài)民,呂勇.可編程模擬器件的應(yīng)用研究[J].數(shù)據(jù)采集與處理,2002,17(3):345.

[2]高玉良.在系統(tǒng)可編程模擬器件(ispPAC)及應(yīng)用[J].現(xiàn)代電子技術(shù),2002,4:80-81.

[3]Lattice Semiconductor Co.ispPAC handbook[CD].Version 1.1,1999.