周明輝

摘要：該文借助計(jì)算機(jī)仿真軟件以32 nm NMOS器件為例，研究了短溝道器件的特性。通過采用遷移率、碰撞離化、載流子復(fù)合等物理模型在模擬軟件中建立了合適的器件模型。在此基礎(chǔ)上對(duì)比分析了0.18μm長(zhǎng)溝與32 nm短溝NMOS器件的輸入、輸出以及擊穿特性。此外，討論了不同柵氧厚度對(duì)納米器件輸入特性和擊穿特性的影響。較薄的柵氧設(shè)計(jì)能顯著降低器件的功耗，提升集成電路與系統(tǒng)的性能，同時(shí)對(duì)可靠性造成一定影響。

關(guān)鍵詞：集成電路；TCAD；納米MOS器件

中圖分類號(hào)：TP311文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1009-3044(2012)22-5438-04

Characteristics of Nano-MOSFETs by TCAD

ZHOU Ming-hui

(Xian Heavy Machinery Research Institute, Xian 710032, China)

Abstract：This paper discusses the properties of short-channel devices based on 32nm NMOS device by TCAD software. Appropriate device model is built in the simulator by utilizing physical models of carrier mobility, impact ionization and recombination. Input, output and breakdown characteristics for 0.18μm long-channel and 32 nm short-channel NMOS devices are analyzed respectively. Furthermore, the effects of the oxide thickness on input and breakdown characteristics are elaborated. Thin gate-oxide design contributes to decrease the power dissipation and improve the performances of the ICs and systems, but somewhat has negative effects on reliability.

Key words：integrated circuit; TCAD; Nano MOSFETs

近幾十年來，集成電路一直遵循摩爾定律不斷發(fā)展。計(jì)算機(jī)硬件的設(shè)計(jì)通過縮小器件尺寸，不斷提高電路與系統(tǒng)的集成度，進(jìn)而提升產(chǎn)品性能，MOS管的柵長(zhǎng)從幾十微米一直縮小到如今的幾十納米尺度。目前主流CPU的工藝尺寸為32nm，并向28節(jié)點(diǎn)邁進(jìn)。隨著MOS器件進(jìn)入納米時(shí)代，等比例縮小帶來的諸多物理、工藝方面的限制極大地影響著MOS器件的性能，進(jìn)而制約了集成電路與系統(tǒng)的性能。因此，研究納米尺度的MOS器件面臨的技術(shù)難題具有現(xiàn)實(shí)意義。

隨著MOS管柵長(zhǎng)減小，溝道中由柵壓控制的電荷變少，導(dǎo)致器件柵控能力下降低，表現(xiàn)為器件閾值電壓向負(fù)方向移動(dòng)等一系列短溝道效應(yīng)(SCE)[1]。溝道源漏的耗盡區(qū)深入到柵的下方，使PN結(jié)勢(shì)壘高度降低。源區(qū)載流子不受柵壓的控制進(jìn)入漏區(qū)，當(dāng)漏端部分電力線可以直接到達(dá)源區(qū)，造成源區(qū)電子發(fā)射，導(dǎo)致源-襯勢(shì)壘降低稱為漏致勢(shì)壘降低(DIBL)[2]。另一方面，隨著特征尺寸不斷地減小，溝道的橫向電場(chǎng)不斷增大，部分載流子注入柵氧化層造成損傷，或與硅原子碰撞形成雪崩熱載流子造成溝道電流成倍增長(zhǎng)，稱之為熱載流子效應(yīng)[3]。這些負(fù)面效應(yīng)都對(duì)器件特性產(chǎn)生不利影響。一般來說，短溝道效應(yīng)會(huì)受到柵氧化層厚度，源漏摻雜濃度及結(jié)深，襯底濃度等多個(gè)因素的共同影響。如何抑制、降低短溝道效應(yīng)對(duì)器件特性的影響是納米器件的一個(gè)重要的研究課題。

計(jì)算機(jī)輔助設(shè)計(jì)TCAD(Technology Computer Aided Design)是借助于計(jì)算機(jī)迅速準(zhǔn)確完成設(shè)計(jì)任務(wù)，主要以半導(dǎo)體工藝以及器件模擬工具作為平臺(tái)，世界上商用的TCAD工具主要有Silvaco公司的Athena和Atlas，Synopsys公司的TSupprem和Medici以及ISE公司(現(xiàn)被Synopsys公司收購)的Dios和Dessis。由于計(jì)算機(jī)運(yùn)算速度快，存儲(chǔ)量大等特點(diǎn)，適合復(fù)雜模型的數(shù)值運(yùn)算，TCAD與電子設(shè)計(jì)自動(dòng)化EDA(Electronic Design Automation)一起成為超大規(guī)模集成電路與器件設(shè)計(jì)的必然趨勢(shì)?；谏鲜鲈?，本文使用ISE TCAD軟件對(duì)32nm MOS器件的特性進(jìn)行了仿真研究并對(duì)結(jié)果進(jìn)行了分析討論，以期為小尺寸器件的設(shè)計(jì)提供一定參考。

1器件結(jié)構(gòu)和仿真模型

1.1器件結(jié)構(gòu)

本文對(duì)N溝增強(qiáng)型MOS器件的特性進(jìn)行了仿真與分析。圖1所示為仿真用器件的結(jié)構(gòu)示意圖，其中器件襯底摻雜濃度為2×1017cm-3，源漏離子注入峰值雜質(zhì)濃度為1×1019cm-3，結(jié)深為0.2μm。器件柵長(zhǎng)設(shè)計(jì)為32nm和0.18μm以便進(jìn)行對(duì)比分析，柵氧化層厚度設(shè)計(jì)為50nm、25 nm、10 nm、5 nm幾個(gè)不同的厚度以表征不同柵氧厚度下的器件特性。

1.2物理模型

1.2.1遷移率模型

遷移率(mobility)是一個(gè)重要參數(shù)，對(duì)器件的特性起著至關(guān)重要的作用。低場(chǎng)遷移率采用器件仿真中常用的經(jīng)驗(yàn)?zāi)Ｐ停?/p>

2結(jié)果與分析

本文的仿真工作均使用ISE TCAD器件仿真軟件完成。首先將第二節(jié)描述的器件結(jié)構(gòu)相關(guān)的尺寸和摻雜參數(shù)輸入軟件中，并將第二節(jié)中所描述的物理模型及參數(shù)代入軟件中，構(gòu)建起完整的器件模型，再由軟件中的DESSIS模擬器計(jì)算得到預(yù)期的結(jié)果。最后，將數(shù)值結(jié)果輸入軟件中的INSPECT可視化模塊得到特性曲線。柵長(zhǎng)為0.18μm的NMOS器件的輸出特性曲線如圖2所示，本文研究針對(duì)增強(qiáng)型器件，因此，當(dāng)柵壓為0V時(shí)，器件處于關(guān)斷狀態(tài)，漏極輸出電流為0；當(dāng)柵壓為2V(大于器件的閾值電壓)時(shí)，器件有一定的輸出電流。在線性區(qū)，隨著漏極電壓的增大，輸出電流逐漸增大，器件近似等效于電阻，對(duì)于不同的柵壓，阻值不同；在飽和區(qū)內(nèi)，隨著柵壓的不斷增大，輸出電流逐漸增大，呈現(xiàn)出柵電壓對(duì)輸出電流的控制作用。

圖2柵長(zhǎng)0.18μm器件的輸出特性

圖3為柵長(zhǎng)32nm的NMOS器件的輸出特性曲線，可以看到，當(dāng)器件柵長(zhǎng)減小到32nm時(shí)，在對(duì)應(yīng)于長(zhǎng)溝器件的飽和區(qū)內(nèi)，漏極輸出電流隨著漏極電壓的變化而變化的趨勢(shì)依舊明顯，器件難以進(jìn)入“夾斷區(qū)”。此時(shí)，器件的段溝道效應(yīng)比較明顯，器件在亞閾值區(qū)受到漏極電壓的影響較長(zhǎng)溝器件也更為明顯。因此，短溝器件結(jié)構(gòu)的改進(jìn)和優(yōu)化設(shè)計(jì)需考慮抑制此類負(fù)面效應(yīng)。

3結(jié)束語

本文使用ISE仿真軟件針對(duì)32 nm NMOS器件研究了短溝道器件的特性。通過在仿真軟件中建立合適的器件模型來模擬出器件的各項(xiàng)特性。對(duì)比分析了0.18μm NMOS和32 nm NMOS器件的輸入、輸出以及擊穿特性，并討論了柵氧厚度對(duì)器件特性的影響。結(jié)果表明，隨著柵長(zhǎng)減小，器件輸出電流難以飽和；另一方面，對(duì)著柵氧厚度的減小，器件更容易開啟，且導(dǎo)通電阻減小，開態(tài)功耗隨之降低，但相對(duì)而言，更容易發(fā)生擊穿。

參考文獻(xiàn)：

[1] Suetake M, Miura-Mattausch M. Precise physical modeling of the reverse-short-channel effect for circuit simulation[C] Simulation of Semiconductor Processes and Devices, 1999. SISPAD 99. 1999 International Conference on . Kyoto, Japan ,1999:207-210.

[2] Ghitani H E. DIBL coefficient in short-channel NMOS transistors [C] Radio Science Conference, 1999. NRSC 99. Proceedings of the Sixteenth National. Washington D C,USA .1999: D4/1-D4/5.

[3] Zenglang Xia ; Yinbo Li ; Yuanfu Zhao.The effect of self-heating on hot-carrier effects in deep submicron SOI/NMOS[C] Microelectronics, 2000. Proceedings. 2000.

[4] C. Canali, G. Majni, R. Minder, and G. Ottaviani, "Electron and hole drift velocity measurements in Silicon and their empirical relation to electric field and temperature,"IEEE Trans. on Electron Devices, vol. ED-22, pp. 1045-47, 1975.

[5] A. G. Chynoweth, "Ionization rates for electrons and holes in Silicon," Phys. Rev.,vol. 109, no. 5, pp. 1537-40, 1958.

[6] R. V. Overstraeten and H. D. Man, "Measurement of the ionization rates in diffused Silicon p-n junctions," Solid-State Electronics, vol. 13, pp. 583-608, 1970.

[7] M. S. Tyagi and R. van Overstraeten, "Minority carrier recombination in heavilydoped Silicon," Solid-State Electronics, vol. 26, no. 6, pp. 577-97, 1983.

[8] H. Goebel and K. Hoffmann, "Full dynamic power diode model including temperature behavior for use in circuit simulators," in Proceedings of 1992 International Symposium on Power Semiconductor Devices & ICs, (Tokyo), pp. 130-135, 1992.

[9] ISE TCAD User Manual .