張國(guó)峰，王振華，陳朝暉

(1.北京控制工程研究所，北京100190;2.空間智能控制技術(shù)重點(diǎn)實(shí)驗(yàn)室，北京100190)

基于黑盒測(cè)試環(huán)境的交會(huì)對(duì)接軟件時(shí)序分析技術(shù)及應(yīng)用

張國(guó)峰1，2，王振華1，2，陳朝暉1，2

(1.北京控制工程研究所，北京100190;2.空間智能控制技術(shù)重點(diǎn)實(shí)驗(yàn)室，北京100190)

航天器空間交會(huì)對(duì)接難度大，GNC軟件對(duì)任務(wù)的完成起到重要作用.由于交會(huì)對(duì)接控制軟件功能復(fù)雜，時(shí)序要求嚴(yán)格，這對(duì)軟件測(cè)試提出了很高的要求.基于黑盒測(cè)試環(huán)境，利用FPGA設(shè)計(jì)方法和時(shí)序分析技術(shù)，實(shí)現(xiàn)了對(duì)交會(huì)對(duì)接軟件重要數(shù)據(jù)運(yùn)行時(shí)序的捕獲和對(duì)上下行信號(hào)相位關(guān)系的跟蹤，完善了故障觸發(fā)和上行注入手段.該測(cè)試環(huán)境在交會(huì)對(duì)接軟件研制過程中起到重要作用.

交會(huì)對(duì)接;GNC軟件;黑盒測(cè)試;黑盒測(cè)試環(huán)境;FPGA設(shè)計(jì);時(shí)序分析

航天器空間交會(huì)對(duì)接技術(shù)復(fù)雜，只有少數(shù)幾個(gè)國(guó)家掌握.目前已投入使用的國(guó)外空間交會(huì)對(duì)接飛行器有:美國(guó)的航天飛機(jī)(2011年發(fā)射后已退役)、俄羅斯的聯(lián)盟號(hào)載人運(yùn)輸飛船、進(jìn)步號(hào)貨運(yùn)飛船、歐盟的ATV貨運(yùn)飛船、日本的HTV貨運(yùn)飛船[1].而中國(guó)的首次空間交會(huì)對(duì)接的成功打破了這一技術(shù)壟斷.

交會(huì)對(duì)接分為交會(huì)和對(duì)接兩個(gè)主要階段.交會(huì)指兩個(gè)航天器在軌道上的接近過程，即從追蹤航天器遠(yuǎn)距離(150km～80km)導(dǎo)引去接近目標(biāo)航天器開始，直到滿足兩航天器對(duì)接機(jī)構(gòu)實(shí)施對(duì)接的初始條件為止.對(duì)接是指在滿足兩航天器對(duì)接機(jī)構(gòu)條件下，對(duì)接機(jī)構(gòu)完成耦合和剛性密封連接的過程[2-3].交會(huì)過程中，在與目標(biāo)飛行器不同的距離情況下，運(yùn)行不同的飛行模式，采用不同的控制算法，這是一個(gè)任務(wù)要求極高的系統(tǒng)[4]，由此對(duì)軟件的可靠性、安全性提出了很高的要求，軟件時(shí)序十分復(fù)雜.

1 空間交會(huì)對(duì)接軟件特征及測(cè)試要求

GNC軟件是交會(huì)對(duì)接控制的核心，功能復(fù)雜，時(shí)序苛刻，該軟件工作的正確與否直接影響到空間交會(huì)對(duì)接任務(wù)的成敗.

因此，對(duì)飛船軟件運(yùn)行時(shí)序的分析具有重要意義.通過時(shí)序分析可以獲得準(zhǔn)確的軟件運(yùn)行時(shí)序和調(diào)用關(guān)系，分析潛在的時(shí)序沖突，從而提升空間交會(huì)對(duì)接軟件的可靠性和安全性，為提高軟件質(zhì)量服務(wù).

由于任務(wù)的復(fù)雜性，導(dǎo)致航天控制軟件尤其是空間交會(huì)對(duì)接軟件具有如下特點(diǎn):1)軟件復(fù)雜度高，時(shí)序要求嚴(yán)格;2)軟硬件聯(lián)系緊密，性能要求苛刻;3)極高的可靠性和安全性要求.交會(huì)對(duì)接導(dǎo)航制導(dǎo)控制屬于安全關(guān)鍵性A類軟件，容錯(cuò)處理，糾錯(cuò)處理和其他安全性設(shè)計(jì)作用突出.

根據(jù)交會(huì)對(duì)接軟件的特點(diǎn)，針對(duì)軟件的確認(rèn)測(cè)試具有如下特點(diǎn):1)外圍接口多樣，時(shí)序復(fù)雜，需要設(shè)計(jì)專門的測(cè)試環(huán)境，其仿真度和真實(shí)性直接影響軟件測(cè)試的可靠性;2)被測(cè)試軟件強(qiáng)實(shí)時(shí)性要求和復(fù)雜度高的特點(diǎn)，要求測(cè)試環(huán)境有較強(qiáng)的時(shí)序分析和性能測(cè)試能力.

2 基于黑盒測(cè)試技術(shù)的半物理仿真測(cè)試環(huán)境

為提高型號(hào)軟件的質(zhì)量，航天系統(tǒng)應(yīng)十分重視軟件開發(fā)工具和環(huán)境的使用[5]，交會(huì)對(duì)接軟件半實(shí)物環(huán)境對(duì)于測(cè)試工作具有重要意義，是測(cè)試船載軟件的一種非常有效的手段，與此同時(shí)該環(huán)境也是進(jìn)一步開展自動(dòng)化測(cè)試的基礎(chǔ)條件之一[6]，該測(cè)試環(huán)境主要包括動(dòng)力學(xué)仿真計(jì)算機(jī)、遙測(cè)計(jì)算機(jī)、主控計(jì)算機(jī)、監(jiān)控計(jì)算機(jī)、綜合接口箱和電源系統(tǒng)等部分，如圖1所示.

半物理仿真測(cè)試環(huán)境與星載計(jì)算機(jī)構(gòu)成了閉環(huán)回路，控制軟件運(yùn)行在這個(gè)環(huán)境上.通過運(yùn)行在測(cè)試環(huán)境中的船地聯(lián)試可以驗(yàn)證船載軟件的正確性，驗(yàn)證系統(tǒng)方案的準(zhǔn)確性、完整性，為應(yīng)用軟件提供一個(gè)動(dòng)態(tài)閉環(huán)調(diào)試和測(cè)試環(huán)境，并及早發(fā)現(xiàn)軟件中潛在的問題.

交會(huì)對(duì)接軟件的確認(rèn)測(cè)試主要在一套基于黑盒測(cè)試技術(shù)的半物理仿真測(cè)試環(huán)境中進(jìn)行，該測(cè)試環(huán)境通過對(duì)交會(huì)對(duì)接飛行提供軌道動(dòng)力學(xué)運(yùn)算仿真，對(duì)慣性敏感器、紅外地球敏感器、太陽(yáng)敏感器等定姿敏感器、以及CCD、激光雷達(dá)等各種交會(huì)對(duì)接敏感器接口模擬和信息處理的模擬，對(duì)遙控遙測(cè)、上行注入和總線通信的仿真，與真實(shí)的GNC計(jì)算機(jī)和應(yīng)用軟件組成一個(gè)閉環(huán)的交會(huì)對(duì)接軟件運(yùn)行環(huán)境.

圖1 黑盒半物理仿真測(cè)試環(huán)境結(jié)構(gòu)圖

通過半物理仿真環(huán)境，對(duì)交會(huì)對(duì)接軟件的功能進(jìn)行測(cè)試.對(duì)交會(huì)對(duì)接軟件這樣復(fù)雜的軟件，不滿足于只對(duì)功能點(diǎn)進(jìn)行測(cè)試，需要盡可能地了解其運(yùn)行時(shí)序，尤其是重要數(shù)據(jù)和有可能導(dǎo)致多級(jí)中斷嵌套異常的情況.

3 時(shí)序分析技術(shù)及其應(yīng)用

在基于黑盒的軟件測(cè)試環(huán)境基礎(chǔ)上，我們綜合利用FPGA設(shè)計(jì)與同步基準(zhǔn)處理等技術(shù)，通過對(duì)外圍信號(hào)的采集和處理，獲得船載計(jì)算機(jī)外部信號(hào)與基準(zhǔn)信號(hào)相位差的關(guān)系，通過動(dòng)態(tài)對(duì)采集數(shù)據(jù)進(jìn)行相應(yīng)的處理和分析，獲得所關(guān)注的重要信號(hào)的時(shí)序關(guān)系，有效地提升了測(cè)試平臺(tái)對(duì)時(shí)序分析的能力.從而能夠及時(shí)地對(duì)測(cè)試中的中斷沖突等異常情況進(jìn)行分析和快速定位，確保軟件的整體研制進(jìn)度.

3.1 仿真環(huán)境時(shí)序分析硬件設(shè)計(jì)

對(duì)外圍器件的模擬，采用通用化的FPGA數(shù)字量輸入輸出板卡設(shè)計(jì)，可以在同一塊板卡上實(shí)現(xiàn)對(duì)多路復(fù)雜協(xié)議的模擬.

在上行數(shù)據(jù)設(shè)置和下行數(shù)據(jù)采集的設(shè)計(jì)上，F(xiàn)PGA仿真板卡均采用100MHz高穩(wěn)定性精密有源晶振，因此在時(shí)間記錄上，能夠達(dá)到0.01μs的精度.同時(shí)，高速的工作主頻，能夠更大程度地減少數(shù)據(jù)處理所耗的時(shí)間，進(jìn)而降低系統(tǒng)工作時(shí)造成的時(shí)間累積誤差，提高時(shí)序電路的計(jì)數(shù)精度.

板卡上所選FPGA選取200萬(wàn)門、40個(gè)快存儲(chǔ)RAM、4個(gè)時(shí)鐘單元，完全能夠勝任高難度、復(fù)雜性的數(shù)字時(shí)序邏輯模擬功能.其較大容量的存儲(chǔ)特點(diǎn)，可專門用來(lái)實(shí)現(xiàn)大數(shù)據(jù)量存儲(chǔ)的功能、開辟多個(gè)數(shù)據(jù)緩存區(qū)，防止數(shù)據(jù)丟失.通過撥碼開關(guān)，可以選擇切換板卡內(nèi)部所加載的程序內(nèi)容，提高測(cè)試設(shè)置的靈活性;FPGA的配置芯片帶有4個(gè)預(yù)存程序區(qū)，板卡可根據(jù)撥碼開關(guān)來(lái)選擇需要加載的功能模塊，實(shí)現(xiàn)一板多用.該功能的設(shè)計(jì)簡(jiǎn)化了多種板卡復(fù)雜操作的模式.

3.2 時(shí)間同步技術(shù)和數(shù)據(jù)完整性設(shè)計(jì)

在時(shí)間同步問題上，通過引入船載計(jì)算機(jī)的硬件控制周期信號(hào)，此信號(hào)為船載軟件的定時(shí)中斷信號(hào)，因此可以通過記錄船載計(jì)算機(jī)所有上下行信號(hào)與控制周期信號(hào)的精確時(shí)間戳，作為進(jìn)行船載軟件時(shí)序分析的基礎(chǔ).

此外，還必須在設(shè)計(jì)上保證上下行數(shù)據(jù)的完整性.動(dòng)力學(xué)軟件每個(gè)控制周期訪問一次 FPGA，對(duì)上下行數(shù)據(jù)進(jìn)行處理.由于動(dòng)力學(xué)軟件與船載軟件的非同步性，所以可能會(huì)出現(xiàn)丟包、錯(cuò)包的情況.如FPGA正在發(fā)送上行數(shù)據(jù)時(shí)，動(dòng)力學(xué)軟件更改發(fā)送數(shù)據(jù);或者FPGA正在接收下行數(shù)據(jù)，而動(dòng)力學(xué)軟件在訪問FPGA獲取數(shù)據(jù).設(shè)計(jì)中采用二級(jí)緩沖BUF的方式來(lái)保證各種數(shù)據(jù)包完整.結(jié)構(gòu)圖2所示.

采用緩沖BUF之后，動(dòng)力學(xué)軟件對(duì)上行數(shù)據(jù)的處理流程如下:上行數(shù)據(jù)處理單元是用FPGA來(lái)實(shí)現(xiàn)的，該單元在空閑狀態(tài)時(shí)，查詢數(shù)據(jù)更新標(biāo)志，如果有新的數(shù)據(jù)，則從雙口RAM或者FIFO中取出數(shù)據(jù)到緩沖 BUF中，當(dāng)數(shù)據(jù)取空之后，清數(shù)據(jù)更新標(biāo)志.

FPGA的IP核對(duì)數(shù)據(jù)的處理流程如下:下行數(shù)據(jù)處理單元采用FPGA實(shí)現(xiàn)，該單元在接收到完整的船上數(shù)據(jù)后，設(shè)置數(shù)據(jù)更新標(biāo)志，將數(shù)據(jù)寫入雙口RAM或者FIFO中.由于FPGA和PCI總線接口橋接芯片 PCI9054采用同步設(shè)計(jì)，因此避免了FPGA處于讀寫過程而PCI9054處于寫讀過程時(shí)發(fā)生數(shù)據(jù)沖突的可能.動(dòng)力學(xué)訪問上下方式參見圖3.

圖2 二級(jí)緩沖BUF結(jié)構(gòu)

圖3 FPGA及上位機(jī)軟件數(shù)據(jù)處理流程

FPGA軟件對(duì)時(shí)間戳的處理流程如下:上下行通道所對(duì)應(yīng)的計(jì)數(shù)器在檢測(cè)到控制周期下降沿(或上降沿，可由上位機(jī)軟件設(shè)置)后，作為時(shí)間記錄的基準(zhǔn)，開始計(jì)數(shù)，F(xiàn)PGA下行數(shù)據(jù)處理單元在接收到相應(yīng)的船上數(shù)據(jù)后，立即停止計(jì)數(shù)，記錄時(shí)間戳并計(jì)算相位差，同時(shí)，將所計(jì)數(shù)據(jù)存入FPGA內(nèi)部的緩存區(qū)，清零計(jì)數(shù)器，并把相位差測(cè)量標(biāo)志位置“1”.當(dāng)上位機(jī)掃描到該通道的標(biāo)志位為“1”時(shí)，將緩存區(qū)數(shù)據(jù)讀取，并清除標(biāo)志位.該數(shù)據(jù)即為所記錄的電平信號(hào)的相位差，當(dāng)量為0.01μs，時(shí)間戳記錄流程見圖4.

3.3 敏感器和執(zhí)行機(jī)構(gòu)等接口設(shè)計(jì)

動(dòng)力學(xué)功能板卡對(duì)接收到的下行通信數(shù)據(jù)進(jìn)行判斷，當(dāng)下行通信數(shù)據(jù)的幀頭與a數(shù)據(jù)區(qū)的內(nèi)容相同時(shí)，發(fā)送A數(shù)據(jù)區(qū)的內(nèi)容;當(dāng)下行通信數(shù)據(jù)的幀頭與b數(shù)據(jù)區(qū)的內(nèi)容相同時(shí)，發(fā)送 B數(shù)據(jù)區(qū)的內(nèi)容;當(dāng)下行通信數(shù)據(jù)的幀頭與c數(shù)據(jù)區(qū)的內(nèi)容相同時(shí)，發(fā)送 C數(shù)據(jù)區(qū)的內(nèi)容;若都不相同，則發(fā)送D數(shù)據(jù)區(qū)的內(nèi)容，并累計(jì)發(fā)送 D的次數(shù).同時(shí)，可設(shè)置上行發(fā)送數(shù)據(jù)的響應(yīng)時(shí)間和間隔時(shí)間.

圖4 時(shí)間戳記錄流程

在功能板卡正常工作之前，首先需要上位機(jī)軟件對(duì)異步通信串口進(jìn)行參數(shù)設(shè)置，否則無(wú)法正常完成通信工作.設(shè)置內(nèi)容包括:a數(shù)據(jù)區(qū)的個(gè)數(shù)、a數(shù)據(jù)區(qū)的內(nèi)容、b數(shù)據(jù)區(qū)的個(gè)數(shù)、b數(shù)據(jù)區(qū)的內(nèi)容、c數(shù)據(jù)區(qū)的個(gè)數(shù)、c數(shù)據(jù)區(qū)的內(nèi)容、A數(shù)據(jù)區(qū)的個(gè)數(shù)、A數(shù)據(jù)區(qū)的內(nèi)容、B數(shù)據(jù)區(qū)的個(gè)數(shù)、B數(shù)據(jù)區(qū)的內(nèi)容、C數(shù)據(jù)區(qū)的個(gè)數(shù)、C數(shù)據(jù)區(qū)的內(nèi)容、D數(shù)據(jù)區(qū)的個(gè)數(shù)、D數(shù)據(jù)區(qū)的內(nèi)容、響應(yīng)時(shí)間、間隔時(shí)間、接收數(shù)據(jù)個(gè)數(shù)、比較數(shù)據(jù)個(gè)數(shù).

當(dāng)設(shè)置完所需參數(shù)后，即可正常工作.上位機(jī)可通過總線讀取板卡中數(shù)據(jù)緩存區(qū)中接收到的下行通信數(shù)據(jù)，同時(shí)也可讀取D的個(gè)數(shù)、時(shí)間戳等數(shù)據(jù)內(nèi)容.板卡中的計(jì)時(shí)當(dāng)量均為0.01μs.同時(shí)，每路串口均帶有響應(yīng)開關(guān)，可通過上位機(jī)軟件進(jìn)行設(shè)置.板卡在接收數(shù)據(jù)過程中，超時(shí)后(長(zhǎng)時(shí)間無(wú)下行數(shù)據(jù))會(huì)進(jìn)行復(fù)位(即結(jié)束該次通信過程).

串口功能模塊內(nèi)部帶有一個(gè)專門記錄時(shí)間戳的計(jì)數(shù)器.當(dāng)板卡查詢到串口有下行數(shù)據(jù)時(shí)，觸發(fā)計(jì)數(shù)器開始計(jì)數(shù);當(dāng)接收完畢后開始發(fā)送上行數(shù)據(jù)時(shí)，關(guān)閉計(jì)數(shù).FPGA將所計(jì)數(shù)據(jù)存入內(nèi)部緩存區(qū)，在發(fā)送上行數(shù)據(jù)時(shí)將接收完畢標(biāo)志位置“1”.上位機(jī)檢測(cè)到該標(biāo)志位后，讀取緩存區(qū)中接收的數(shù)據(jù)以及所記錄的時(shí)間戳.

值得一提的是，本次串口程序設(shè)計(jì)采用并行工作模式，即采用邊收數(shù)，邊比對(duì)的模式.當(dāng)串口接收第一位字節(jié)后，立即與 a、b、c數(shù)據(jù)區(qū)的第一位字節(jié)進(jìn)行比對(duì)，以此類推.當(dāng)接收完下行數(shù)據(jù)后，也同時(shí)完成了數(shù)據(jù)的比對(duì)工作，可迅速得出結(jié)論，是發(fā)送 A、B、C、還是 D.并行工作模式，能夠有效地利用FPGA內(nèi)部門電路資源，從而能夠更加快速地完成數(shù)字邏輯電路的運(yùn)算.由于接收功能和比對(duì)功能幾乎同步完成，因此對(duì)于串口時(shí)間戳的計(jì)時(shí)結(jié)果，幾乎不會(huì)產(chǎn)生系統(tǒng)運(yùn)算因耗時(shí)而造成的累積誤差，時(shí)間戳數(shù)值可非常精確，異步串口處理流程參見圖4.

圖5 異步串口處理流程

3.4 異常保護(hù)

1)板卡上的FPGA最多可開辟40個(gè)FIFO數(shù)據(jù)緩存區(qū)，在FPGA程序研發(fā)時(shí)，為每個(gè)下行數(shù)據(jù)存儲(chǔ)區(qū)均開辟了一個(gè)備份存儲(chǔ)區(qū).當(dāng)上位機(jī)未及時(shí)讀取數(shù)據(jù)時(shí)，用戶無(wú)需擔(dān)心數(shù)據(jù)由于被改寫、覆蓋而丟失的情況發(fā)生，因?yàn)槲醇皶r(shí)讀取的數(shù)據(jù)均已存入備份存儲(chǔ)區(qū).

2)當(dāng)執(zhí)行串口通信功能時(shí)，如果船上的下行數(shù)據(jù)在發(fā)送過程中突然出現(xiàn)異常情況，導(dǎo)致發(fā)送過程無(wú)法完成或繼續(xù).仿真板卡會(huì)做出超時(shí)響應(yīng)，停止此次接收并復(fù)位到初始狀態(tài).為不影響板卡工作穩(wěn)定性及可靠性，超時(shí)時(shí)間設(shè)置并為對(duì)用戶提供響應(yīng)設(shè)置接口，超時(shí)時(shí)間設(shè)定數(shù)值由研發(fā)人員直接設(shè)定在功能程序內(nèi)部.

3)板卡的連接接口在初始化前均設(shè)定為高阻模式，在將用戶設(shè)備接入整套系統(tǒng)時(shí)，保證了用戶設(shè)備的安全性.當(dāng)上位對(duì)板卡機(jī)初始化后，板卡接口的輸入輸出才被開啟.

4)板卡帶有熱插拔功能，能夠在插拔板卡時(shí)，迅速對(duì)相關(guān)電路斷電.加強(qiáng)了用戶方設(shè)備的安全性.

3.5實(shí)際應(yīng)用

使用上述時(shí)間戳記錄的方法，可以獲得船載軟件對(duì)敏感器和執(zhí)行機(jī)構(gòu)等外圍部件操作的準(zhǔn)確相位差，從而分析出船載軟件在每個(gè)控制周期對(duì)外圍部件的時(shí)序關(guān)系.同時(shí)，通過此方法也可對(duì)船載計(jì)算機(jī)外部中斷信號(hào)的觸發(fā)時(shí)序進(jìn)行控制，從而實(shí)現(xiàn)對(duì)船載軟件的多級(jí)中斷并發(fā)測(cè)試和嵌套測(cè)試，保證了軟件的可靠性和安全性.

某次調(diào)試過程中發(fā)現(xiàn)敏感器相位關(guān)系異常，程序運(yùn)行也發(fā)現(xiàn)中斷控制狀態(tài)異常.在程序運(yùn)行過程當(dāng)中，程序會(huì)偶爾進(jìn)入陷阱中斷，通過遙測(cè)記錄的數(shù)據(jù)發(fā)現(xiàn)進(jìn)陷阱中斷的計(jì)數(shù)器計(jì)數(shù)值增加，表明程序進(jìn)入陷阱中斷服務(wù)程序.

根據(jù)所記錄的時(shí)序關(guān)系狀態(tài)初步確定為中斷時(shí)序嵌套存在不合理.

通過使用邏輯分析儀確認(rèn)了數(shù)據(jù)分析的正確性，實(shí)驗(yàn)捕獲異常狀態(tài)參見圖6.

故障的原因:如果中斷高電平時(shí)間太長(zhǎng)時(shí)，如圖7所示，對(duì)于82C59中斷的沿觸發(fā)來(lái)說，在高電平期間，不可能形成一個(gè)上升沿，影響了同一個(gè)中斷的下次觸發(fā)，造成了中斷的丟失.異常和正常的時(shí)序分析曲線參見圖7～8.

通過采用本文介紹的時(shí)序分析技術(shù)對(duì)軟件運(yùn)行進(jìn)行分析，提示設(shè)計(jì)人員從軟件上或硬件上采取措施來(lái)改善中斷請(qǐng)求信號(hào)的高電平長(zhǎng)度，從而提高多級(jí)中斷的可靠性設(shè)計(jì)，由此提升航天嵌入式軟件的質(zhì)量，在進(jìn)行相應(yīng)的更改后該問題不再?gòu)?fù)現(xiàn).

圖6 邏輯分析儀捕獲的軟件時(shí)序

圖7 高電平時(shí)間太長(zhǎng)時(shí)序情況

圖8 正常響應(yīng)中斷時(shí)序情況

4 結(jié) 論

基于黑盒的時(shí)序分析技術(shù)能夠通過對(duì)傳統(tǒng)半物理仿真測(cè)試平臺(tái)進(jìn)行改進(jìn)，獲取所需要的上下行信號(hào)的時(shí)間特性，從而對(duì)船載GNC軟件進(jìn)行相應(yīng)的時(shí)序分析.

下行采集:改變以前黑盒測(cè)試環(huán)境只能進(jìn)行功能測(cè)試，無(wú)法獲取軟件運(yùn)行的時(shí)序關(guān)系的現(xiàn)狀，獲得了對(duì)復(fù)雜軟件運(yùn)行的時(shí)序關(guān)系，特別是船載計(jì)算機(jī)與外部敏感器和執(zhí)行機(jī)構(gòu)接口處理的時(shí)序狀態(tài)和相位關(guān)系.

上行設(shè)置:可以對(duì)上行外部中斷信號(hào)的觸發(fā)時(shí)序和相位差進(jìn)行設(shè)置，實(shí)現(xiàn)對(duì)多級(jí)中斷的優(yōu)先級(jí)和中斷嵌套測(cè)試，完善故障設(shè)置能力，綜合提高對(duì)航天器交會(huì)對(duì)接軟件測(cè)試的充分性，提升軟件測(cè)試覆蓋性.

實(shí)踐證明:通過對(duì)上述時(shí)序分析技術(shù)的應(yīng)用，提升了半物理仿真測(cè)試環(huán)境的性能測(cè)試能力，為軟件的可靠性設(shè)計(jì)提供依據(jù).在通過測(cè)試環(huán)境的時(shí)序分析后能夠初步定位問題，給后續(xù)的精確定位提供了方向，節(jié)約了寶貴的研制開發(fā)時(shí)間.

[1] Valin T.Commercial crewamp;cargo program overview[C].ISS-A New National Laboratory Special Session AIAA Aerospace Sciences Meeting，USA， January 11，2007

[2] 張淑琴，王忠貴，冉隆隧，等.空間交會(huì)對(duì)接測(cè)量技術(shù)及工程應(yīng)用[M].北京:中國(guó)宇航出版社，2005

[3] 朱仁璋.航天器交會(huì)對(duì)接技術(shù)[M].北京:機(jī)械工業(yè)出版社，2007

[4] Sommerville I.軟件工程[M].程成，陳霞，譯.北京:機(jī)械工業(yè)出版社，2007

[5] 石柱.航天星載軟件工程化十年回顧與展望[J].航天控制，2006，24(4):66-72

[6] 陳能技.軟件測(cè)試技術(shù)大全[M].北京:人民郵電出版社，2008

Tim ing Sequence Analysis Technique for Black Box Test Environm ent-Based Rendezvous and Docking Software and Its App lication

ZHANG Guofeng1，2，WANG Zhenhua1，2，CHEN Zhaohui1，2
(1.Beijing Institute of Control Engineering， Beijing 100190，China;2.Science and Technology on Space Intelligent Control Laboratory， Beijing 100190，China)

The rendezvous and docking of spacecrafts is a difficult task，the GNC software is very important for it.The software is complex， the demand for timing sequence is strict， and the software testmust be in high level.For the black box test environment-based software，F(xiàn)PGA design method and timing sequence analysis technique are used to obtain timing sequence capture ability，and the fault trigger and data injectmethod is also improved，this technique is proved to be very useful in the development of the rendezvous and docking software.

rendezvous and docking;GNC software;black box test;black box test environment;FPGA design;timing sequence analysis

TP31

A

1674-1579(2011)06-0060-06

DO I:10.3969/j.issn.1674-1579.2011.06.010

2011-09-20

張國(guó)峰(1972—)，男，山西人，高級(jí)工程師，研究方向?yàn)楹教炱髑度胧杰浖夹g(shù)(e-mail:zhanggf@bice.org.cn).