蔡積慶 編譯

（江蘇 南京 210018）

1 前言

隨著電子設(shè)備的超小型化、高性能化和高速化的發(fā)展，PCB上的元件類的安裝方法正在從PCB表面上二維安裝（表面安裝）的方法轉(zhuǎn)換成 PCB上三維安裝的方法。元件類與連接元件類的線路日益一體化和融合化。尤其出現(xiàn)了IC芯片內(nèi)和PCB的多層布線的一體化和融合化的動(dòng)向。本文就新的安裝結(jié)構(gòu)的變化以及在此背景下PCB內(nèi)埋置的無源元件正在發(fā)生的顯著構(gòu)造變化和今后的方向加以敘述。

2 PCB圖形包圍成為IC芯片性能有效利用的問題

如圖1和圖2所示，PCB上連接IC芯片時(shí)連接部的設(shè)計(jì)規(guī)則的差距大，線路的包圍已成為高速信號(hào)的延遲或噪聲而產(chǎn)生信號(hào)波形紊亂的主要原因。GHz帶的信號(hào)傳輸中，線路圖形或者導(dǎo)通孔所產(chǎn)生的寄生R、C、L與信號(hào)延遲或噪聲的發(fā)生有關(guān)。因此在縮短線路的微細(xì)圖形化和高密度化雖然有效，但它關(guān)系到由于寄生R、C、L的發(fā)生或串?dāng)_（Crosstalk）而產(chǎn)生的信號(hào)惡化。如果是高速信號(hào)，那么IC芯片或者電源變動(dòng)而產(chǎn)生的噪聲也是問題。另外導(dǎo)通孔或者電極連接部發(fā)生阻擾的變化。這些將會(huì)成為IC芯片性能降低的原因。根據(jù)以上分析，必須盡量減少線路圖形的包圍，或者導(dǎo)通孔和元件連接點(diǎn)等。

圖1 IC芯片與PCB的連接圖

圖2 連接IC芯片與PCB

3 在IC芯片內(nèi)也有同樣深刻的問題

線路圖形的包圍問題不只是存在于PCB上，即使在IC芯片內(nèi)的多層線路中也存在同樣深刻的問題。圖1的IC芯片內(nèi)的高速元件（圖1的最下段）的設(shè)計(jì)規(guī)則現(xiàn)在是數(shù)十納米的水平。然而芯片上的多層線路層存在信號(hào)傳輸或者元件上流過電流用的數(shù)百納米的中間層或者數(shù)微米程度的球形線路層。即使在IC芯片內(nèi)這些圖形也已微細(xì)化，不可避免的發(fā)生鋁（Al）圖形或者W導(dǎo)通孔部引起的寄生R、C、L的影響和芯片內(nèi)的信號(hào)延遲或者惡化（變形、波動(dòng)等）。因此在半導(dǎo)體中正在從Al線路（ρ＝3.0×10-6?·cm）變更為電阻率約一半的銅（ρ＝1.7×10-6?·cm )，再加上多層的絕緣層上挖溝（Trench）并填充銅鍍層，來用CMP（化學(xué)加工拋光，Chemical Mechanical Polishing）形成平坦的銅嵌入多層結(jié)構(gòu)或者進(jìn)行多層線路的絕緣層低介質(zhì)常數(shù)化。低介質(zhì)常數(shù)化時(shí)樹脂絕緣層中均勻分散了納米級(jí)的氣泡，相對(duì)介質(zhì)常數(shù)接近2，最近從背面除去多層的絕緣樹脂，形成中空構(gòu)造等，試圖獲得多層絕緣層的低介質(zhì)常數(shù)（Low-K）。

另外采用傾斜線路以便縮短線路長(zhǎng)度或者減少導(dǎo)通孔，努力降低寄生R、C、L因子，避免串?dāng)_的影響和阻擾的變化等。旨在抑制隨著IC芯片的高速化而發(fā)生的噪聲和波形畸變的去耦電容配置在PCB上IC封裝的最近距離，但是盡管這樣，從IC芯片到PCB上的電容的線路圖形還是會(huì)產(chǎn)生寄生成份的影響，從而降低去耦效果。因此去耦電容迎接附著在IC芯片上或者在IC芯片內(nèi)的多層線路層內(nèi)形成去耦電容。這樣將會(huì)不可避免的引起去耦電容結(jié)構(gòu)本身的大幅變革。

根據(jù)這些狀況，迫切要求現(xiàn)在的無源元件結(jié)構(gòu)或形態(tài)的變化，出現(xiàn)新的趨勢(shì)。

4 硅互連板問世，埋置元件化的發(fā)展，半導(dǎo)體與PCB的融合

上述的IC芯片內(nèi)的布線問題出現(xiàn)了積極解決的動(dòng)向，IC芯片和互連板（Interposer）的設(shè)計(jì)規(guī)則目前存在很大差距。因此IC芯片和互連板的連接部的不連續(xù)點(diǎn)［圖3點(diǎn)線（G）］不需要微細(xì)線路構(gòu)造，而是IC芯片和互連板的多層線路層的融合。

圖3 Si基互連板的應(yīng)用展開例

互連板的線路接近IC芯片內(nèi)的線路時(shí)，由于難以采用迄今的樹脂系PCB的微細(xì)圖形化技術(shù)，因此出現(xiàn)了驅(qū)伎半導(dǎo)體微細(xì)加工技術(shù)的Si基板的絕緣層上形成銅/聚酰亞胺等微細(xì)多層線路的互連板的趨向，如圖2（2）和圖3（a）所示。但是這些構(gòu)造中需要在Si背面上引出電極，而最近采用半導(dǎo)體開發(fā)的Si芯片上形成導(dǎo)通孔技術(shù)的TSV（Through Si Via）是有效的。但是必須開發(fā)低成本的TSV工藝。Si互連板是有效利用半導(dǎo)體微細(xì)加工工藝且以Si為基礎(chǔ)的，而現(xiàn)在出現(xiàn)了微細(xì)加工可能的以玻璃或者陶瓷為基礎(chǔ)的動(dòng)向。但是如果有效利用Si晶圓片，則可有效利用TSV或者背面研磨的薄片化技術(shù)，采用銅嵌入法的多層布線或者Low-K多層絕緣層技術(shù)等進(jìn)展顯著的Si上的材料和工藝。特別是與IC芯片組合的硅上硅（Si on Si）結(jié)構(gòu)，由于沒有芯片與互連板之間的熱膨脹系數(shù)差而產(chǎn)生的可靠性問題。連接兩者的凸塊（Bump）可以實(shí)現(xiàn)10μm以下的節(jié)距。因此目前對(duì)硅基互連板寄予很大期望。今后還有必要確定不使用Si且可形成同樣微細(xì)圖形的樹脂系PCB材料和工藝。

硅基互連板不僅可以形成微細(xì)圖形，還可以在多層布線中采用微細(xì)化技術(shù)制造無源元件［圖3（b）］，尤其是后述的可以埋置薄片型集成無源器件（IPD，Integrated Passive Device）或IC芯片［圖3（c）］。另外，如果半導(dǎo)體級(jí)的微細(xì)布線成為可能，那么在互連板上也可以接受IC芯片內(nèi)的球形線路[圖2（3）、圖3（d）]。因此也期待著采用無源元件的同樣效果。IC芯片與非互連板的PCB應(yīng)該是融合的?，F(xiàn)已出現(xiàn)了這種動(dòng)向，伴隨著這種動(dòng)向的埋置無源元件的構(gòu)造或者形態(tài)正在發(fā)生很大的變化。

5 硅基無源元件集成器件

與上述的Si基互連板同樣，采用半導(dǎo)體微細(xì)加工在Si芯片的氧化膜上集成薄膜無源元件的IPD正在問世。電容（C）伎用SiO2或者Ta2O5、BaTiO3系薄片，電阻（R）使用NiCr或者Ta2N等薄膜，電感（L）使用銑氧薄膜或螺旋導(dǎo)體等。STMicroelectronics采用R≤100 k?，C≤0.3 μF/cm2在數(shù)mm方形的Si芯片上集成數(shù)個(gè)至數(shù)十個(gè)元件的IPC，從2001年已經(jīng)制品化，如圖4（a）所示。最近日本如圖（b）所示的電容陳列芯片等也已經(jīng)問世。但是在1個(gè)芯片的IPD上所形成的無源元件如果增加，由于電路反而使線路變長(zhǎng)，因此必須考慮與其它埋置元件的適當(dāng)配置和布線的事前模擬。

圖4 無源元件集成Si芯片（IPD）構(gòu)造例

最近由于使用TSV的IC芯片的三維疊層用Si晶圓片階段可以背面研磨到100μm以下厚度的薄片化技術(shù)已達(dá)到量產(chǎn)水平，所以Si/IPD也可以薄片化，PCB埋置時(shí)采用薄型安裝面非常有效。但是由于芯片本身的研磨或者PCB內(nèi)安裝起薄芯片時(shí)的操作處理較為復(fù)雜，因此迫切要求確立薄片芯片安裝技術(shù)。采用半導(dǎo)體的IC芯片的三維疊層構(gòu)造已經(jīng)開始量產(chǎn)化。作為Si基片的IPD的新動(dòng)向，以采用Si互連板為目的，采用如圖5所示的Si基片內(nèi)DRAM（Dynamic Random－Access Memory）形成技術(shù)形成深溝電容器（Deep Trench Capacitor）的高集成度IPD（C≤0.2 μF/mm2）正在開始試制。

圖5 制造深溝電容器（Deep Trench Capacitor）構(gòu)造的C的互連板（IBM）

作為最新的試制如圖6所示。在Si基板上形成薄膜電容Pt-BST-Pt以后剝離除去Si基片，可以獲得10μm厚度以下的埋置用超薄型電容。

圖6 Si晶圓片上3μm厚度聚酰亞胺薄膜上形成Pt-BST-Pt的薄膜電容以后在除去Si基片形成厚度10μm以下的超薄電容芯片（富士通研究所）

這些一系列的Si基片無源元件的試制或者制品化都是由半導(dǎo)體制造商方面實(shí)施的。由此可見半導(dǎo)體制造商方面深刻的認(rèn)識(shí)到必須全力投入IC芯片內(nèi)的有源元件微細(xì)化的同時(shí)還必須致力于無源元件的微細(xì)化?，F(xiàn)在能否以0402移行到0201等毫米級(jí)的議論可以預(yù)見到無源元件制造商的動(dòng)向。

6 傳統(tǒng)構(gòu)造的埋置用無源元件的新動(dòng)向

上面敘述了接近于先進(jìn)技術(shù)的無源元件形成方法，關(guān)于傳統(tǒng)構(gòu)造的無源元件也出現(xiàn)了以PBC埋置用為目的新動(dòng)向。

6.1 埋置用無源元件的芯片元件埋入方式發(fā)展到領(lǐng)先的微小化和低背化

元件埋置PCB中，在PCB內(nèi)采用薄膜或者厚膜制造無源元件，或在PCB內(nèi)埋入已經(jīng)流通的芯片元件的方法具有工藝和成本兩方面的優(yōu)點(diǎn)。因此利用這種方法生產(chǎn)的元件配置PCB日益增加。適合于埋置用的芯片元件必須是小型薄型構(gòu)造。

芯片元件制造方面大約從兩年前開始，除了第5節(jié)敘述的Si基片的芯片元件以外，還在致力于傳統(tǒng)芯片元件的薄型化和低背化研究。最近的例子如圖7（a）和（b）所示，目前還在實(shí)現(xiàn)厚度0.15 mm ～ 0.12 mm的制品化。與芯片電阻不同，厚度方向上元件豐滿的芯片電容[圖7（a）]雖然有薄型化的困難，但是已經(jīng)實(shí)現(xiàn)了6.3 v，X5R品的0.15 mm厚度，靜電容量0.1 μf以上。傳統(tǒng)芯片元件1603和0402著力二維形狀的微小化，而今后的薄型化和低背化也是重要的因素。關(guān)于它們的形狀或者特性的標(biāo)準(zhǔn)化必須及早確立。

6.2 無源元件制造商的超薄型Si基片的芯片元件試制品問世

圖7 PCB埋置用低背芯片元件例

圖8 采用薄膜在Si芯片表面的絕緣層上形成微小元件的無源芯片元件（Si·IPD）問世

作為最新的動(dòng)向，為了特別薄型化的低背型芯片元件，與第5節(jié)敘述的Si·IPD同樣，出現(xiàn)了在Si晶圓片的氧化膜上形成薄膜無源元件的單片化和芯片化的動(dòng)向。圖8（a）表示了以傳統(tǒng)型芯片元件的超薄型化為目標(biāo)的例子。圖8（b）和（c）因?yàn)槭菑?fù)合化例，相當(dāng)于上述圖4的IPD。圖8（a）～（c）的例子都有傳統(tǒng)的無源元件制造商制造Si基片的芯片元件的意義。各公司目前只停留在提供試制品的水平，并不表明制品化時(shí)期，相對(duì)于半導(dǎo)體制造商的動(dòng)向來說，無源元件制造商的動(dòng)向被認(rèn)為是新的方向。

除了如圖5所示的在Si基片內(nèi)制造電容以外，還有非Si的基片。從成本方面考慮有玻璃或者陶瓷基片，還應(yīng)該根據(jù)情況研究樹脂膜基片。另外介入Si上的氧化膜的元件形成，嚴(yán)格的說由于半導(dǎo)體材料的寄生成份（因子）的影響而產(chǎn)生性能方面的限制。尤其是沒有半導(dǎo)體工藝的無源元件制造商沒有必要拘泥于圓形基板，可以方便的從方形基板上切成方形芯片。

盡管應(yīng)該多多學(xué)習(xí)半導(dǎo)體工藝的進(jìn)化，但是無源元件制造商采用獨(dú)特的材料或工藝努力制造接近于IC芯片程度的微細(xì)構(gòu)造。

綜上所述，PCB內(nèi)埋置無源元件的動(dòng)向可以說正在迎來元件結(jié)構(gòu)方面或元件形成方面的重要轉(zhuǎn)換期，這種轉(zhuǎn)換期不只是停留在無源元件技術(shù)的發(fā)展，還要不斷拓展無源元件的新事業(yè)發(fā)展領(lǐng)域。

[1]本多進(jìn). エレクトロニクス実裝學(xué)會(huì)MES2008基調(diào)講演資料, 1-02, 9月(2008).

[2]STMicroelectronics, Challenge, NO.4-100,13(2001).

[3]小巖. エレクトロニクス実裝學(xué)會(huì)EPADs研究會(huì)資料, p15, 2月(2008).

[4]B.Dang.et al.:2009 ECTC Proc.pl(2009).

[5]CEATEC2009展示會(huì)資料.

[6]本多進(jìn). エレクトロニクス実裝學(xué)會(huì)2010春季學(xué)術(shù)講演大會(huì)依頼講演資料, 11A-04,3月(2010).

[7]本多進(jìn). 部品內(nèi)蔵配線板の進(jìn)展で, 受動(dòng)部品構(gòu)造が變わゐ！[J].エレクトロニクス実裝技術(shù),2010,10.