楊顯富,丁中木梁

(1.成都大學(xué)電子信息工程學(xué)院,四川成都 610106;2.成都大學(xué)實(shí)驗(yàn)技術(shù)中心,四川成都 610106)

0 引 言

步進(jìn)電機(jī)是一種把脈沖信號轉(zhuǎn)換為相應(yīng)的角位移,并用脈沖信號進(jìn)行控制的特殊運(yùn)行方式的同步電動機(jī).在額定負(fù)載范圍內(nèi),它的角位移量和轉(zhuǎn)速不因供電電壓、負(fù)載、環(huán)境條件的波動而變化,因而很適合工作在簡單的開環(huán)控制系統(tǒng)中,這些優(yōu)點(diǎn)使步進(jìn)電機(jī)得到了廣泛的應(yīng)用[1].步進(jìn)電機(jī)運(yùn)行通常要經(jīng)歷起動、恒速、停止3個過程,由于啟動過程是一個增速過程,和恒速運(yùn)行相比電機(jī)還要多增加克服加速產(chǎn)生的慣性轉(zhuǎn)矩的負(fù)擔(dān),且增速越快,慣性轉(zhuǎn)矩越大,如果負(fù)載轉(zhuǎn)矩加慣性轉(zhuǎn)矩超過了步進(jìn)電機(jī)能提供的電磁轉(zhuǎn)矩就會出現(xiàn)“失步”;反之,停止過程是一個減速過程,減速過快容易出現(xiàn)“越步”現(xiàn)象.為了實(shí)現(xiàn)精確控制,必須對步進(jìn)電機(jī)的增速和減速過程加以控制,使其滿足應(yīng)用所希望的增、減速規(guī)律.由于步進(jìn)電機(jī)的轉(zhuǎn)速與加給它的電脈沖頻率成線性正比關(guān)系,要控制轉(zhuǎn)速的遞增與遞減,只要控制脈沖頻率的遞增與遞減就能達(dá)到目的.為此,本文采用VHDL硬件描述語言設(shè)計(jì)了一款用于步進(jìn)電機(jī)的脈沖頻率控制電路,和普通的數(shù)字電路設(shè)計(jì)相比,這種基于EDA技術(shù)的設(shè)計(jì)更具優(yōu)勢,其方便的仿真功能,使設(shè)計(jì)過程更輕松快捷.

1 步進(jìn)電機(jī)的加減速控制策略

目前,對步進(jìn)電機(jī)的加減速控制有很多方法,如梯形圖法、指數(shù)法、拋物線法等[2],本設(shè)計(jì)采用梯形圖法.如圖1所示,t0～t1時段是步進(jìn)電機(jī)的起動過程,驅(qū)動步進(jìn)電機(jī)的脈沖頻率按一定斜率線性遞增;t1～t2時段是恒速運(yùn)行階段,脈沖頻率不變;t2～t3是停止過程,頻率按一定斜率線性遞減.梯形圖法的特點(diǎn)是頻率變化呈線性規(guī)律,這里采用頻率線性遞增與遞減是考慮到可使起動與停止為一個勻加速與勻減速過程,而勻加速勻減速所產(chǎn)生的慣性轉(zhuǎn)矩是一個恒值,只要選擇好頻率上升(下降)斜率,做到負(fù)載轉(zhuǎn)矩加慣性轉(zhuǎn)矩不超過所選步進(jìn)電機(jī)能提供的最大電磁轉(zhuǎn)矩,就可避免電機(jī)出現(xiàn)“失步”和“越步”現(xiàn)象.

圖1 驅(qū)動步進(jìn)電機(jī)的脈沖頻率變化規(guī)律示意圖

按圖1所示的脈沖頻率變化規(guī)律完成電路設(shè)計(jì)的關(guān)鍵在頻率上升和下降這兩段,在數(shù)字電路中要實(shí)現(xiàn)脈沖信號頻率變化最簡單的方法就是分頻[3,4],但分頻所得到的一系列脈沖信號之間只能做到周期呈線性變化,而頻率呈線性變化卻難以做到.為此,本文引入DDS的變頻思想來實(shí)現(xiàn)圖1提出的技術(shù)要求.

2 DDS變頻與變頻電路設(shè)計(jì)

2.1 DDS變頻原理

DDS是一種全數(shù)字化的頻率合成技術(shù)[5,6],由它合成的信號,其頻率和相位都能線性可控.DDS的頻率可變是基于相位增量累加的思想(見圖2):在時鐘信號clk作用下對相位增量寄存器輸出的相位增量作累加后寄存,相位累加寄存器取二進(jìn)制 n位,當(dāng)累加值大等于2n時產(chǎn)生溢出,累加仍然在進(jìn)行,相位累加寄存器的值又一輪從小到大變化,直到再次溢出.顯而易見,溢出速率高低和相位增量有關(guān),增量值越大,累加到溢出的速度越快,即溢出率和相位增量成線性正比關(guān)系.如果相位累加寄存器每溢出一次,讓溢出信號 Co求反一次,則可輸出脈沖,這個脈沖信號的頻率代表了溢出率.只要給相位增量寄存器不同的頻率控制字(相位增量),就可以在 Co獲得對應(yīng)的不同頻率的脈沖信號.

圖2 DDS變頻原理示意圖

2.2 可控自動變頻電路設(shè)計(jì)

圖3 可控自動變頻原理示意圖

從圖2可以看出,要從Co獲得某個恒頻脈沖,只需輸入一個固定的頻率控制字就行了,而要獲得頻率的遞增與遞減則需要讓頻率控制字的值按線性規(guī)律遞增與遞減.為了實(shí)現(xiàn)上述功能,可將圖2稍加改進(jìn),把相位增量寄存器改為相位增量計(jì)數(shù)器(見圖3).設(shè)相位增量計(jì)數(shù)器為二進(jìn)制 m位,通過起/?？刂戚斎肫饎又噶詈?在時鐘脈沖clk作用下,相位累加器對相位增量△a進(jìn)行累加,溢出后,用 Co脈沖一個周期中的上升沿或下降沿作為相位增量計(jì)數(shù)器的時鐘觸發(fā)信號,對輸入的初始相位增量做一次累加計(jì)數(shù),使△a增大為初始值的2倍.之后,相位累加器完成第二輪累加溢出,輸出 Co第二個周期的脈沖.這個脈沖的頻率將是第一次輸出的2倍,而第二個周期脈沖的跳沿再次觸發(fā)相位增量計(jì)數(shù)器對初始相位增量作第二次累加,使△a為初值的3倍.依此類推,不難看出,Co脈沖信號每個周期頻率等值遞增一次,遞增幅度受控于初始相位增量,給定初始相位增量越大,頻率增幅越大,頻率上升越快,初始相位增量可以控制圖1中 t0～t1時段脈沖頻率的上升斜率.當(dāng)相位增量計(jì)數(shù)器在 Co脈沖作用下對初始相位增量作累加計(jì)數(shù)直到相位增量△a大于或等于輸入給定的最大相位增量后停止累加計(jì)數(shù).此后Co輸出恒頻脈沖,恒定頻率的高低由最大相位增量控制,給定最大相位增量越大,恒頻頻率越高,這就實(shí)現(xiàn)了圖1中 t1～t2時段對脈沖頻率的要求.同時,圖3中的相位增量計(jì)數(shù)器為可逆計(jì)數(shù)器,在 Co恒頻輸出期間,通過起/?？刂瓢l(fā)出停止指令后,相位增量計(jì)數(shù)器在 Co脈沖作用下對初始相位增量作遞減計(jì)數(shù),相位增量△a由最大相位增量開始遞減(遞減幅度和遞增幅度相同由初始相位增量決定), Co脈沖頻率也隨之遞減,這一過程滿足了圖1中 t2～t3時段對脈沖頻率的要求.

3 控制電路的VHDL描述與仿真

圖4 脈沖頻率控制器原理示意圖

對圖3中的相位累加器和相位增量計(jì)數(shù)器分別用VHDL語言進(jìn)行描述后,就可在圖形編輯界面做原理圖連接設(shè)計(jì).圖4為設(shè)計(jì)完成的脈沖頻率控制器原理圖.圖4中,模塊為相位累加器, fout為脈沖輸出信號,模塊為相位增量計(jì)數(shù)器,lean為初始相位增量,用于控制輸出脈沖頻率的變化斜率,max為最大相位增量,用于控制恒頻工作的頻率.與圖3相比,圖4增加了指令寄存器INSTRUCTION模塊,這是為方便控制而設(shè)置的,clk為電路的工作時鐘信號,rst為復(fù)位信號,up為起動信號,down為停止信號.

圖5是電路的仿真波形.圖5中的fout輸出是在給定最大相位增量為60,初始相位增量為3的情況下仿真出的脈沖波形.可見,在輸入 up、down的控制下,fout波形前段是頻率遞增過程,中間是恒頻過程,后段是頻率遞減過程.

圖5 控制電路仿真波形圖

4 結(jié) 語

本文從分析步進(jìn)電機(jī)工作過程入手,結(jié)合步進(jìn)電機(jī)運(yùn)行特點(diǎn),針對其起動和停止過程可能出現(xiàn)的“失步”和“越步”現(xiàn)象,采取頻率線性遞增和遞減的方案來控制步進(jìn)電機(jī).用DDS中相位累加實(shí)現(xiàn)變頻,較之采用分頻變頻的思路,能圓滿獲得頻率線性變化結(jié)果.采用VHDL語言描述電路邏輯功能使設(shè)計(jì)更為輕松快捷,所設(shè)計(jì)的電路功能完備,尤其是增頻斜率可控,最高脈沖頻率可控,為步進(jìn)電機(jī)應(yīng)用在不同場合提供了方便.同時,對設(shè)計(jì)電路經(jīng)過EDA技術(shù)的編譯、綜合后再進(jìn)行波形仿真.結(jié)果表明,電路輸出的脈沖頻率變化規(guī)律完全滿足設(shè)計(jì)期望.

[1]任志錦.電機(jī)與電器控制[M].北京:機(jī)械工業(yè)出版社, 2002.

[2]秦興,周川東,王文.基于FPG A的步進(jìn)電機(jī)控制器設(shè)計(jì)[J].組合機(jī)床與自動化加工技術(shù),2002,20(7):56-58.

[3]龐淑娟,倪受東.基于FPG A的步進(jìn)電機(jī)速度控制器的設(shè)計(jì)[J].新技術(shù)新工藝,2008,20(4):32-33.

[4]溫凱,馬躍,郝斌.基于FPG A的步進(jìn)電機(jī)控制器設(shè)計(jì)[J].電腦知識與技術(shù),2010,6(4):978-980.

[5]丁衛(wèi)東,郭前崗,周西峰.一種基于FPG A的SPWM波的實(shí)時生成方法[J].計(jì)算機(jī)技術(shù)與發(fā)展,2011,21(2):211-214.

[6]潘松,黃繼業(yè).EDA技術(shù)實(shí)用教程[M].北京:科學(xué)出版社,2006.