全球最大的專業(yè)集成電路制造服務(wù)公司臺積電（TSMC）1月6日宣布，客戶美商巨積公司（LSI Corporation）使用TSMC65納米低功耗工藝的降低功耗（PowerTrim）技術(shù)，有效減少下一世代產(chǎn)品的總漏電耗能達(dá)百分之二十五以上。

TSMC這項降低功耗的技術(shù)與服務(wù)獲得Tela Innovations公司獨(dú)家專利授權(quán)，是將設(shè)計技術(shù)與先進(jìn)半導(dǎo)體工藝巧妙整和的創(chuàng)新技術(shù)，能有效降低每個產(chǎn)品的漏電耗能。

降低功耗軟件（PowerTrim Software）分析巨積公司的設(shè)計，并稍微增加對時序較不敏感的路徑上的閘極長度，以代替本來的元件。而閘極長度的增加，將使漏電功耗成指數(shù)型的遞減，是以這些細(xì)微的調(diào)整會有相當(dāng)可觀的影響。

TSMC降低功耗服務(wù)藉由臨界尺寸（Critical Dimension）的微調(diào)技術(shù)，分析產(chǎn)品設(shè)計，并在對時序較不敏感的路徑上將閘極長度調(diào)整為合適的大小，同時有效節(jié)省對時序較不敏感的路徑上的電晶體耗能，而不影響芯片的性能。此閘極臨界尺寸微調(diào)屬于光學(xué)臨近效應(yīng)修正（Optical Proximity Correction）的一部分，并不影響元件或芯片尺寸。因此，降低功耗服務(wù)能在不影響芯片性能及尺寸下，有效地大幅降低漏電耗能，同時亦能大幅降低漏電耗能變異性，進(jìn)而改善元件參數(shù)良率。

TSMC降低功耗服務(wù)獨(dú)家使用Tela Innovations公司的技術(shù)，提供給采用先進(jìn)工藝技術(shù)（包括90nm、80nm、65nm及45nm等）的客戶使用。