肖　駿

[摘要]介紹一個以XC2S200為核心的視頻信號濾波處理系統(tǒng)，該系統(tǒng)為水下圖像目標識別和監(jiān)控提供了一種解決方案，它采用共軛算法對圖像進行統(tǒng)一、高效的全局變換，濾波增強效率更高，并且采用Xilinx公司的FPGA芯片XC2S200位處理核心，使得該系統(tǒng)結(jié)構(gòu)緊湊，配置靈活，便于攜帶。該系統(tǒng)可實時使水下昏暗、模糊的視頻圖像獲得較好的噪聲濾波效果，并輸出給液晶顯示器顯示。可應(yīng)用于水下場景監(jiān)測或監(jiān)控，具有很好的市場應(yīng)用前景。

[關(guān)鍵詞]FPGA 視頻信號 噪聲濾波

中圖分類號：TN8文獻標識碼：A文章編號：1671－7597（2009）0510013－01

視頻圖像處理的應(yīng)用越來越廣泛，各種圖像處理算法日趨成熟，相關(guān)的硬件技術(shù)更是不斷推陳出新。現(xiàn)代大規(guī)模集成電路VLSI技術(shù)的迅猛發(fā)展為視頻圖像處理技術(shù)提供了硬件基礎(chǔ)。其中，現(xiàn)場可編程門陣列FPGA用于嵌入式視頻圖像處理有其獨特優(yōu)勢。本文針對FPGA在視頻圖像處理上的應(yīng)用，提出了一種基于濾波處理的視頻系統(tǒng)設(shè)計方案，并選用Xilinx公司的Spartan II系列FPGA芯片XC2S200為核心，設(shè)計實現(xiàn)了系統(tǒng)硬件電路。該硬件平臺與相關(guān)

的算法軟件相結(jié)合，可實現(xiàn)微光圖像增強、視頻信號降噪等圖像處理。

一、Xilinx XC2S200[1]

XC2S200屬于Xilinx公司Spartan II系列的FPGA芯片。Spartan-2系列產(chǎn)品采用了先進的0.18、90制造工藝，器件速度達到200 MHz或更高，為用戶提供了設(shè)計上的靈活性。這些低功耗2.5伏器件的I/O可在3.3伏下工作，并可完全耐受5伏輸入信號。由于采用了成熟的FPGA結(jié)構(gòu)，支持流行的接口標準，具有適量的邏輯資源和片內(nèi)RAM，用戶I/O可編程，并提供靈活的時鐘處理，可以運行8位的PicoBlaze軟核。器件提供了無限的可編程能力，甚至還可支持現(xiàn)場升級。

XC2S200的結(jié)構(gòu)如圖1所示。

二、基于XC2S200的視頻濾波處理系統(tǒng)

（一）系統(tǒng)的原理圖

因為國內(nèi)一般的視頻信號都是PAL視頻制式，它屬于基帶視頻，是一種簡單的模擬信號，而FPGA必須處理數(shù)字格式信號，因此我們必須利用一塊模/數(shù)（A/D）轉(zhuǎn)換芯片來將PAL格式的模擬信號轉(zhuǎn)變?yōu)闃藴实臄?shù)字視頻格式ITU-R BT.656。另一方面，為了將經(jīng)過FPGA處理過的視頻信號在顯示屏上顯示出來，我們還必須利用一塊數(shù)/模（D/A）轉(zhuǎn)換芯片將數(shù)字視頻信號再轉(zhuǎn)換為PAL制式的模擬信號。同時，由于我們要處理的一幀圖象就有485K，僅僅利用FPGA的Block RAM Bits（56K）是遠遠不夠的，再考慮到編寫代碼的簡易性，適合使用單向緩存，綜合考慮，我們采用Philip公司的SAA7111作為A/D轉(zhuǎn)換芯片，Philip公司的SAA7128作為D/A轉(zhuǎn)換芯片，利用兩片Cypress公司的SRAM芯片CY7C1049BV33（512K）作為緩存。此外，還要考慮FPGA的代碼配置問題，這樣，我們再選一片XILINX公司的PROM芯片XC18V02作為系統(tǒng)配置芯片。

系統(tǒng)原理圖如圖2。

（二）系統(tǒng)的工作流程

系統(tǒng)復(fù)位完成FPGA程序加載后，先由FPGA的I2C總線[4]模塊對SAA7111和SAA7128初始化，初始化結(jié)束后二者分別等待采集圖像和接收圖像的命令。初始化成功后，SAA7111實時處理模擬視頻信號，輸出亮度和色度信號，同時輸出點時鐘信號，行、場同步信號，行、場參考信號，奇偶場標志信號等。本系統(tǒng)使用灰度圖像，沒有使用色度信號，所以數(shù)據(jù)線為8位。系統(tǒng)采集圖像的命令由FPGA（實際是由程序確定的）發(fā)出，該命令啟動FPGA內(nèi)的采集同步模塊。采集同步模塊發(fā)出采集標志信號，讀取一幀圖像，通過寫數(shù)據(jù)模塊產(chǎn)生寫地址和寫信號將數(shù)據(jù)存儲到SRAM1中。采集結(jié)束時，采集標志信號撤銷，采集同步模塊復(fù)位，等待下一次采集命令。采集標志信號撤銷時，F(xiàn)PGA開始讀取SRAM1中的圖像信息，這是通過讀數(shù)據(jù)模塊產(chǎn)生讀地址和讀信號來實現(xiàn)的。FPGA將1幀圖像數(shù)據(jù)進行相應(yīng)的處理（如噪聲去除，邊緣提取等）后，存儲到SRAM2中，并發(fā)信號給SAA7128，通知其接收數(shù)據(jù)。FPGA將場同步信號、垂直消隱信號和水平同步信號進行復(fù)合，再發(fā)送給SAA7128，以供其輸出顯示。

三、系統(tǒng)程序的開發(fā)

常用的設(shè)計輸入方式不外乎原理圖、硬件描述語言、波形和狀態(tài)機這四種方式，實際中用的最多的還是硬件描述語言設(shè)計輸入方法。本系統(tǒng)中大部分的軟件結(jié)構(gòu)模塊就是通過硬件描述語言設(shè)計輸入方法來實現(xiàn)的。

由于本系統(tǒng)的中央處理芯片采用的是Xilinx公司的FPGA，而Xilinx公司的PLD開發(fā)工具ISE提供VHDL/Verilog的子集。因此可根據(jù)個人喜好自由選用VHDL硬件描述語言或Verilog HDL硬件描述語言來進行軟件代碼開發(fā)。各模塊程序編寫好后可以利用ModelSim SE6.0進行仿真，然后利用ISE自帶的綜合工具XST或Synopsys公司的Synplify綜合工具進行綜合。調(diào)試通過后，將程序下載入PROM即可。

四、結(jié)束語

經(jīng)反復(fù)軟、硬件調(diào)試后，系統(tǒng)達到了預(yù)期目標，實現(xiàn)了較好的濾波圖像增強效果。由實驗得知，在硬件系統(tǒng)調(diào)試成功后，系統(tǒng)性能的優(yōu)劣主要由圖像濾波增強算法來決定，比較、修正算法，可以獲得處理程度不同的視頻濾波增強效果。因此，開發(fā)出和具體應(yīng)用更合適的算法是下一步的重點工作。

參考文獻：

[1]Xilinx,Inc. Spartan-II 2.5V FPGA Family:Complete Data Sheet[EB/OL].http://www.fpga.com.cn/application/a68.htm.

[2]胡振華，VHDL與FPGA設(shè)計[M].北京：清華大學(xué)出版社，2002.