楊忙，薛文龍

（1.山東芯慧微電子科技有限公司，山東濟(jì)南，250102；2.山東產(chǎn)研信息與人工智能融合研究院有限公司，山東濟(jì)南，250102）

0 引言

本文提出了一種高速折疊內(nèi)插ADC 數(shù)?；旌闲盘?hào)增強(qiáng)系統(tǒng)。該系統(tǒng)采用了先進(jìn)的數(shù)字信號(hào)處理技術(shù)，可以在不引入額外噪聲和失真的情況下，顯著提高ADC 的輸出信號(hào)質(zhì)量。此外，該系統(tǒng)還具有響應(yīng)速度快、功耗低等優(yōu)點(diǎn)，非常適合于高速應(yīng)用領(lǐng)域。本文所提出的高速折疊內(nèi)插ADC 數(shù)?；旌闲盘?hào)增強(qiáng)系統(tǒng)的基本原理是基于數(shù)字信號(hào)處理技術(shù)和數(shù)字模擬轉(zhuǎn)換技術(shù)的結(jié)合。該系統(tǒng)首先對(duì)ADC 的輸出信號(hào)進(jìn)行數(shù)字化處理，然后通過(guò)數(shù)字信號(hào)處理技術(shù)對(duì)數(shù)字化信號(hào)進(jìn)行增強(qiáng)，最后再將增強(qiáng)后的數(shù)字化信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。這種數(shù)字化處理的方式可以有效地提高ADC 的輸出信號(hào)質(zhì)量，同時(shí)避免了外部放大器和濾波器的使用。本文所提出的高速折疊內(nèi)插ADC 數(shù)?；旌闲盘?hào)增強(qiáng)系統(tǒng)是一種先進(jìn)的電路信號(hào)增強(qiáng)系統(tǒng)，可以有效地提高ADC 的輸出信號(hào)質(zhì)量。

1 系統(tǒng)硬件設(shè)計(jì)

在高速折疊內(nèi)插ADC 數(shù)模混合電路信號(hào)增強(qiáng)系統(tǒng)中，系統(tǒng)硬件設(shè)計(jì)是至關(guān)重要的一部分。表1 是對(duì)系統(tǒng)硬件設(shè)計(jì)的具體選型。

表1 硬件設(shè)備選型

總之，系統(tǒng)硬件設(shè)計(jì)需要充分考慮系統(tǒng)的性能、穩(wěn)定性、可靠性以及可擴(kuò)展性等因素，以確保高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘?hào)增強(qiáng)系統(tǒng)的正常運(yùn)行。

1.1 ARM 控制板

ARM 控制板是一種基于ARM 微控制器的電路板，它具有高度的可編程性和靈活性，可以用于各種嵌入式系統(tǒng)的控制應(yīng)用。ARM 控制板通常由ARM 處理器、存儲(chǔ)器、輸入輸出接口等組成，具有高速、低功耗、高可靠性等特點(diǎn)。ARM 控制板可以用于各種領(lǐng)域，如工業(yè)控制、智能家居、醫(yī)療設(shè)備等[1]。在選擇ARM 控制板時(shí)，需要考慮其性能參數(shù)、接口類(lèi)型、功耗和散熱性能等因素，以確保其能夠滿(mǎn)足應(yīng)用需求。

1.2 STB 控制板

STB 測(cè)試板在高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘?hào)增強(qiáng)系統(tǒng)中扮演著重要的角色。在該系統(tǒng)中，STB 測(cè)試板可以用于測(cè)試ADC 的輸出信號(hào)質(zhì)量和性能，以確保高速折疊內(nèi)插算法能夠正確地處理數(shù)字信號(hào)并轉(zhuǎn)換為模擬信號(hào)輸出。STB 測(cè)試板的設(shè)計(jì)和制作需要考慮以下幾個(gè)方面：STB 測(cè)試板需要與高速ADC數(shù)模混合電路信號(hào)增強(qiáng)系統(tǒng)進(jìn)行接口，因此需要考慮其接口類(lèi)型和接口協(xié)議是否與系統(tǒng)中其他模塊兼容[2]。例如，STB 測(cè)試板可能需要與FPGA 或其他數(shù)字處理芯片進(jìn)行接口，因此需要選擇具有合適接口類(lèi)型的芯片。STB 測(cè)試板需要能夠準(zhǔn)確地測(cè)試ADC 的輸出信號(hào)質(zhì)量和性能，因此需要考慮其測(cè)試精度和穩(wěn)定性。在設(shè)計(jì)和制作STB 測(cè)試板時(shí)，需要選擇高精度的測(cè)試儀器和元件，同時(shí)需要進(jìn)行嚴(yán)格的測(cè)試。在高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘?hào)增強(qiáng)系統(tǒng)中，STB 測(cè)試板需要具備高速數(shù)據(jù)處理能力，以應(yīng)對(duì)高速數(shù)字信號(hào)的測(cè)試和處理。因此，在設(shè)計(jì)和制作STB 測(cè)試板時(shí)，需要選擇具有高速處理能力的芯片和元件，同時(shí)需要考慮如何優(yōu)化電路設(shè)計(jì)和算法實(shí)現(xiàn)，以提高測(cè)試板的處理速度和效率。STB 測(cè)試板的設(shè)計(jì)和制作需要考慮其可擴(kuò)展性和可維護(hù)性。隨著技術(shù)的不斷發(fā)展和應(yīng)用需求的變化，可能需要不斷地更新和升級(jí)測(cè)試板的硬件和軟件。因此，在設(shè)計(jì)和制作STB 測(cè)試板時(shí)，需要考慮如何方便地進(jìn)行升級(jí)和維護(hù)，同時(shí)需要考慮如何優(yōu)化電路設(shè)計(jì)和元件選擇，以提高測(cè)試板的可靠性和穩(wěn)定性。

1.3 DUT 板

DUT 板是一種用于測(cè)試數(shù)字電視接收器的電路板，它通常由一個(gè)或多個(gè)DUT（Device Under Test）核心板、輸入輸出接口、電源模塊等組成。DUT 板在整個(gè)測(cè)試系統(tǒng)中作用是安放待測(cè)器件，測(cè)試系統(tǒng)的全部輸入輸出都集中在DUT 板上，有效地把測(cè)試系統(tǒng)的輸入激勵(lì)信號(hào)和測(cè)試輸出分離開(kāi)。

1.4 繼電器矩陣板

繼電器矩陣板主要執(zhí)行待測(cè)器件與測(cè)試系統(tǒng)的各個(gè)測(cè)試通道之間快速切換。測(cè)試系統(tǒng)為其提供地信號(hào)和SV 電源信號(hào)，對(duì)無(wú)繼電器矩陣同時(shí)輸入無(wú)數(shù)個(gè)信號(hào)，通過(guò)它的快速切換達(dá)到對(duì)被測(cè)器件施加矢量和讀取返回結(jié)果的效果。

2 系統(tǒng)軟件設(shè)計(jì)

2.1 ADC 參數(shù)測(cè)試

2.1.1 靜態(tài)參數(shù)測(cè)試

ADC 的靜態(tài)參數(shù)檢測(cè)主要是以低電壓或直流電流的方式測(cè)量ADC 芯片的各項(xiàng)性能指標(biāo)。靜態(tài)參數(shù)的檢測(cè)方法有單點(diǎn)試驗(yàn)等，其主要試驗(yàn)步驟是：零點(diǎn)誤差的測(cè)定：零點(diǎn)誤差，也叫輸入不準(zhǔn)，是指真實(shí)ADC 曲線(xiàn)中0 的編碼中點(diǎn)和理想ADC 轉(zhuǎn)換曲線(xiàn)中0 的編碼中點(diǎn)之間的最大錯(cuò)誤，用EZ表示。它的測(cè)量是這樣進(jìn)行的，將輸入電壓逐步增加，在數(shù)字顯示器從00 到00 變化到00……01 的時(shí)候，將這一時(shí)刻的輸入電壓Vin1 記錄下來(lái)，接著將輸入電壓逐步降低，使得數(shù)字顯示器從00……01 變成00……00，并記錄輸入電壓Vin2。ADC 的增益誤差主要體現(xiàn)在ADC 的實(shí)際發(fā)射特征曲線(xiàn)與理想發(fā)射特征曲線(xiàn)之間的偏離。它典型地以百分?jǐn)?shù)（FSR）的形式表達(dá)。舉例來(lái)說(shuō)，16 位模數(shù)轉(zhuǎn)換器，若增益錯(cuò)誤率為±%，則最大模數(shù)轉(zhuǎn)換器輸出將產(chǎn)生7 比特錯(cuò)誤（131）[3]。增益誤差可能會(huì)限制信號(hào)輸出的準(zhǔn)確性，因此，需要通過(guò)校準(zhǔn)盡量減小或消除這種誤差。對(duì)于兩點(diǎn)校準(zhǔn)，可以通過(guò)選擇在滿(mǎn)量程范圍的10%和90%處作為測(cè)試輸入點(diǎn)，以此確定ADC 的偏移和增益誤差。然后，根據(jù)實(shí)際響應(yīng)的輸出代碼，通過(guò)數(shù)學(xué)操作，把真實(shí)的響應(yīng)線(xiàn)與理想ADC 的線(xiàn)進(jìn)行映射，從而消除數(shù)字域中的偏移和增益誤差。ADC的最小有效位（LSB）是指在一個(gè)數(shù)字模擬轉(zhuǎn)換器（ADC）中能夠被識(shí)別的最小電壓變化量。它一般被定義為全范圍電壓/模數(shù)轉(zhuǎn)換器的解析度。例如，8 比特ADC 的尺寸是Vref/256，其全范圍電壓一般是Vref，256 分辨率（也就是2 的8 次方）。它的尺寸是模數(shù)轉(zhuǎn)換器精度的直接體現(xiàn)。隨著LSB 尺寸的減小，模數(shù)轉(zhuǎn)換器的精確度也隨之提高。例如，一個(gè)全范圍5V 的4 比特模數(shù)轉(zhuǎn)換器，那么其LSB 的大小為0.31V，這意味著這個(gè)ADC 能夠識(shí)別的最小電壓變化量為0.31V。ADC 差分非線(xiàn)性度（DNL）是指實(shí)際ADC 轉(zhuǎn)換器的輸入-輸出特性與理想直線(xiàn)的偏差。在理想的ADC 中，每個(gè)輸入代碼的轉(zhuǎn)換點(diǎn)是上一個(gè)轉(zhuǎn)換點(diǎn)的+1LSB（最低有效位）。然而，實(shí)際ADC 的轉(zhuǎn)換點(diǎn)可能會(huì)偏離這個(gè)理想位置，這就是差分非線(xiàn)性度的來(lái)源。

圖1 ADC DNL 計(jì)算圖

差分非線(xiàn)性度通常通過(guò)比較實(shí)際轉(zhuǎn)換點(diǎn)與理想轉(zhuǎn)換點(diǎn)的差異來(lái)計(jì)算。例如，在實(shí)際應(yīng)用中，我們可能會(huì)比較每個(gè)輸入代碼對(duì)應(yīng)的實(shí)際輸出碼字與理想輸出碼字的差異。然后，這些差異會(huì)被用來(lái)計(jì)算DNL。需要注意的是，由于DNL 誤差并不能完整地反映ADC 的線(xiàn)性，而是由DNL 正、負(fù)錯(cuò)誤在各個(gè)碼字之間的分配決定[4]。因此，還需要考慮積分非線(xiàn)性度（INL）來(lái)更全面地評(píng)估ADC 的性能。

2.1.2 動(dòng)態(tài)參數(shù)測(cè)試

ADC 動(dòng)態(tài)參數(shù)測(cè)試是指對(duì)ADC 在模擬信號(hào)輸入時(shí)，其性能參數(shù)的測(cè)試。動(dòng)力參數(shù)的測(cè)試方法主要有：動(dòng)態(tài)信號(hào)疊加試驗(yàn)、頻譜分析快速傅立葉變換等。動(dòng)態(tài)信號(hào)疊加檢測(cè)法：其基本思路是將一個(gè)小的交流信號(hào)與被測(cè)A/D 變換器的模擬輸入基準(zhǔn)電壓相疊加，使得A/D 變換器輸出的數(shù)字量在特定的代碼附近以特定的頻率進(jìn)行反復(fù)變換，以此來(lái)檢驗(yàn)對(duì)應(yīng)的突變點(diǎn)和編碼中心，同時(shí)也可以測(cè)定零點(diǎn)、增益、相對(duì)精度以及線(xiàn)性差分誤差。該算法簡(jiǎn)單，但受分辨率、速度等方面的限制。頻譜解析法是將全范圍內(nèi)的正弦信號(hào)送入被檢測(cè)ADC，并將其存入存儲(chǔ)器，再對(duì)其進(jìn)行FFT 計(jì)算，得到信噪比和THD 等參量。該電路的輸入信號(hào)為兩個(gè)不同頻率的正弦波，經(jīng)FFT 處理即可得到該信號(hào)的IMD 值。對(duì)于高精度模數(shù)轉(zhuǎn)換器來(lái)說(shuō)，快速傅立葉變換需要有足夠的時(shí)間，因此，如何選取合適的測(cè)試頻率是一個(gè)非常重要的問(wèn)題。此外，快速傅立葉變換方法還需要采樣頻率不能等于信號(hào)頻率的整數(shù)倍。FFT 法是一種比較常見(jiàn)的模數(shù)轉(zhuǎn)換器動(dòng)態(tài)測(cè)試技術(shù)，它具有直觀、簡(jiǎn)單的特點(diǎn)，并且可以在其輸出譜上顯示幾乎全部的模數(shù)轉(zhuǎn)換器的畸變。

2.2 建立數(shù)?；旌蠝y(cè)試通道

ADC 數(shù)?；旌蠝y(cè)試通道的建立包括以下步驟：確定ADC 的參數(shù)：ADC 的參數(shù)包括精度、電壓輸入范圍等。精度是指模擬電壓經(jīng)過(guò)ADC 轉(zhuǎn)換后得到的數(shù)字量的位數(shù)，電壓輸入范圍是指ADC 可以接受的輸入電壓范圍。選擇合適的測(cè)試信號(hào)：根據(jù)ADC 的參數(shù)，選擇合適的測(cè)試信號(hào)，例如正弦波、方波等。連接測(cè)試通道：將測(cè)試信號(hào)連接到ADC 的輸入端口，將ADC 的輸出端口連接到數(shù)字電路的輸入端口，將數(shù)字電路的輸出端口連接到模擬電路的輸入端口。設(shè)置ADC 參數(shù)：根據(jù)測(cè)試信號(hào)的特性，設(shè)置ADC 的參數(shù)，例如采樣率、分辨率等。啟動(dòng)測(cè)試：?jiǎn)?dòng)測(cè)試程序，記錄ADC 的輸出數(shù)據(jù)和模擬電路的輸出數(shù)據(jù)，比較兩者是否一致。通過(guò)以上步驟，可以建立ADC 數(shù)?；旌蠝y(cè)試通道，對(duì)ADC 的性能進(jìn)行全面的測(cè)試。圖2 為數(shù)?；旌蠝y(cè)試通道結(jié)構(gòu)圖。

圖2 數(shù)?；旌蠝y(cè)試通道結(jié)構(gòu)圖

混合測(cè)試通道的核心是MTAP 控制器，為模數(shù)混合測(cè)試提供測(cè)試通道的各端口控制信號(hào)。有兩個(gè)模擬測(cè)試端，一個(gè)為AT1、一個(gè)為AT2，這兩個(gè)腳是專(zhuān)用引腳，不能用于其他用途。由MTAP，TBIC，ABM，AB1 和AB2 等組成模擬信號(hào)測(cè)試的基本架構(gòu)，模擬測(cè)試激勵(lì)施加到AT1 端口，通過(guò)測(cè)試總線(xiàn)接口電路和模擬邊界模塊形成虛擬測(cè)試通道，在AT2 端口得到測(cè)試響應(yīng)結(jié)果，用于模擬信號(hào)的測(cè)試。此外，MTAP 還可以添加兩個(gè)附加的模擬測(cè)試引腳AT1N 和AT2N，滿(mǎn)足對(duì)差分輸入/輸出信號(hào)進(jìn)行測(cè)試。數(shù)字激勵(lì)施加到TDI 端口通過(guò)數(shù)字邊界模塊到TDO 端口形成測(cè)試通道獲得響應(yīng)數(shù)據(jù)，用于數(shù)字信號(hào)測(cè)試。從AI/O 端口輸入模擬信號(hào)到ABM，通過(guò)ADC核心電路送到DBM 可以由DI/O 輸出數(shù)字信號(hào)，也可以作為激勵(lì)信號(hào)送到下一級(jí)檢測(cè)信號(hào)故障。模數(shù)轉(zhuǎn)換器(ADC)核心電路包括數(shù)據(jù)的采樣、保持及量化過(guò)程，采樣電路是模數(shù)轉(zhuǎn)換器的第一步，也是最為重要的轉(zhuǎn)換環(huán)節(jié)。采樣及跟蹤保持電路是執(zhí)行采樣操作的主要電路，在噪聲和失真上進(jìn)行折中設(shè)計(jì)。量化電路是模數(shù)轉(zhuǎn)換過(guò)程的一個(gè)主要步驟，量化過(guò)程會(huì)產(chǎn)生積分非線(xiàn)性、微分非線(xiàn)性及單調(diào)性問(wèn)題。

2.3 優(yōu)化數(shù)模轉(zhuǎn)換器算法

任何連續(xù)的模擬信號(hào)都可以用遞歸的二分法轉(zhuǎn)化成N位二進(jìn)制表示形式。

式(1)中，是模擬信號(hào)輸入，是第i次迭代的模擬信號(hào)余量，Vref是參考電壓，是1 或-1。在為正值時(shí)，= 1。在為其他值時(shí)，=- 1，i=1,2,… ,N。以上公式是一位數(shù)字的算法，可以推廣到多位數(shù)字的情形。將模擬量轉(zhuǎn)化成輸出碼，具有ni比特。輸入范圍[-Vr ef,Vref]被分成從Ni個(gè)區(qū)間，Ni=2ni， 所對(duì)的模擬信號(hào)

iD被送到數(shù)字解碼電路中，同時(shí)通過(guò)子DAC轉(zhuǎn)回模擬信號(hào)，第i級(jí)子DAC 輸出電壓為：

該模擬信號(hào)和輸入的放大延遲模擬信號(hào)相減，從而得到殘差信號(hào)為：

2.4 增強(qiáng)電路信號(hào)

通過(guò)兩個(gè)三極管相連，將電壓變換為電流，將變換為電流的信號(hào)，再經(jīng)過(guò)兩個(gè)三極管將其轉(zhuǎn)化為電壓，然后再通過(guò)場(chǎng)效應(yīng)管對(duì)其進(jìn)行放大，然后將其輸出到負(fù)載上，利用電阻將電壓轉(zhuǎn)化為電流，將其施加在FET 的發(fā)射極上，形成一個(gè)電流負(fù)反饋，再利用該電阻與FET的電流之差來(lái)放大信號(hào)。在圖3 中可以看到。

圖3 增強(qiáng)信號(hào)電路圖

經(jīng)由第1 三極管VT1 及第23 極管VT2，將網(wǎng)路輸入訊號(hào)電壓變換為電流，經(jīng)由第3 及第4 三極管VT4，將該網(wǎng)路輸入訊號(hào)的電壓，再經(jīng)由第1FET1 及第2FET2 進(jìn)行放大，并將其輸出及驅(qū)動(dòng)負(fù)荷進(jìn)一步進(jìn)行放大。第一電阻器R1 變換輸出電壓為電流，并將其施加于第2FET2 的射極處，從而形成一個(gè)電流負(fù)反饋。因此，在第7 電阻器R7 中流動(dòng)的電流為第2FET2 和反饋電流之差。從而獲得了對(duì)信號(hào)進(jìn)行放大的增益，并改善了信號(hào)強(qiáng)度。

3 系統(tǒng)測(cè)試

3.1 測(cè)試準(zhǔn)備

本實(shí)驗(yàn)主要涉及高速折疊內(nèi)插ADC 數(shù)?；旌想娐返膶?shí)現(xiàn)。實(shí)驗(yàn)的主要目標(biāo)是提高模擬信號(hào)的采樣率和精度，同時(shí)優(yōu)化數(shù)字信號(hào)處理算法，從而實(shí)現(xiàn)更穩(wěn)定的信號(hào)增強(qiáng)。在實(shí)驗(yàn)前，首先進(jìn)行了模擬信號(hào)的輸入和采樣。我們采用了不同頻率和幅度的正弦波信號(hào)作為輸入，觀察系統(tǒng)的響應(yīng)和穩(wěn)定性。接下來(lái)，對(duì)數(shù)字信號(hào)處理算法進(jìn)行了優(yōu)化。通過(guò)采用更高效的濾波器和優(yōu)化算法復(fù)雜度，輸出信號(hào)的信噪比（SNR）得到了明顯提升，同時(shí)減少了計(jì)算時(shí)間和內(nèi)存占用。在電路設(shè)計(jì)方面，對(duì)混合電路的布局和元件參數(shù)進(jìn)行了調(diào)整和優(yōu)化。通過(guò)改進(jìn)電路設(shè)計(jì)，減少了信號(hào)傳輸延遲和干擾，提高系統(tǒng)的性能。

3.2 測(cè)試結(jié)果及分析

為了驗(yàn)證本文的系統(tǒng)具有實(shí)用性，對(duì)本文系統(tǒng)進(jìn)行測(cè)試，測(cè)試結(jié)果如表2 所示。

表2 測(cè)試結(jié)果

實(shí)驗(yàn)結(jié)果表明，本系統(tǒng)傳輸?shù)男盘?hào)個(gè)數(shù)與真實(shí)傳輸信號(hào)的個(gè)數(shù)基本相同，證明通過(guò)將優(yōu)化后的ADC 模塊、數(shù)字信號(hào)處理算法和電路設(shè)計(jì)集成到系統(tǒng)中，輸出信號(hào)的質(zhì)量得到了顯著提升，失真現(xiàn)象得到了有效抑制。本文的混合電路信號(hào)增強(qiáng)系統(tǒng)可以實(shí)現(xiàn)信號(hào)增強(qiáng)，傳輸信號(hào)質(zhì)量較高。

4 結(jié)束語(yǔ)

總的來(lái)說(shuō)，本文所介紹的高速折疊內(nèi)插ADC 數(shù)模混合電路信號(hào)增強(qiáng)系統(tǒng)是一種創(chuàng)新性的解決方案，旨在提高ADC 的性能和輸出信號(hào)質(zhì)量。通過(guò)采用先進(jìn)的數(shù)字信號(hào)處理技術(shù)和數(shù)模混合設(shè)計(jì)，該系統(tǒng)能夠有效地解決傳統(tǒng)電路信號(hào)增強(qiáng)系統(tǒng)的不足。該系統(tǒng)的應(yīng)用范圍廣泛，不僅可以用于各種電子設(shè)備的信號(hào)采集和處理，還可以用于通信、雷達(dá)、音頻和圖像處理等領(lǐng)域。此外，由于該系統(tǒng)采用了數(shù)字化處理的方式，可以方便地進(jìn)行升級(jí)和優(yōu)化，以適應(yīng)不斷變化的應(yīng)用需求和技術(shù)發(fā)展。在未來(lái)，我們期望能夠進(jìn)一步研究和改進(jìn)該系統(tǒng)，實(shí)現(xiàn)更高速、更低功耗和更高精度的信號(hào)增強(qiáng)，為電子系統(tǒng)的設(shè)計(jì)和優(yōu)化提供更加完善的解決方案。